基于FPGA的CCSDS圖像壓縮算法研究與實現(xiàn).pdf

1、隨著現(xiàn)代空間技術(shù)的發(fā)展，星載圖像處理技術(shù)在軍事偵察、森林防火、地質(zhì)勘查等方面得到了廣泛應(yīng)用。衛(wèi)星、飛船和空間站等對地觀測空間飛行器能否將數(shù)據(jù)實時地從空間傳送到地面，是衡量這些航天計劃成敗的標(biāo)準(zhǔn)之一。然而星載圖像的數(shù)據(jù)量一般都較大，而且信道傳輸帶寬有限，所以必須采用數(shù)據(jù)壓縮的方法來減少傳輸數(shù)據(jù)量。 空間數(shù)據(jù)系統(tǒng)咨詢委員會(Consultative Committee for Space Data System)于2005年11月正

2、式提出CCSDS空間圖像數(shù)據(jù)壓縮算法標(biāo)準(zhǔn)。該算法復(fù)雜度低，結(jié)構(gòu)簡單，易于硬件實現(xiàn)，支持空間圖像的高速實時處理。本文的目的是在FPGA芯片上實現(xiàn)CCSDS圖像數(shù)據(jù)壓縮算法。在整個系統(tǒng)的實現(xiàn)過程中，主要完成的工作有： (1)深入研究CCSDS圖像壓縮算法，并從算法性能和硬件實現(xiàn)復(fù)雜度兩個方面，將該算法與JPEG2000和SPIWT圖像壓縮算法進(jìn)行比較分析； (2)用硬件描述語言Verilog HDL，在FPGA上實現(xiàn)CCSD

3、S圖像壓縮算法，并優(yōu)化算法復(fù)雜度較大的功能模塊，如小波變換模塊，其優(yōu)化方法包括：使用移位加代替乘法和除法運算，采用流水線設(shè)計提高時鐘頻率，引入行列變換并行結(jié)構(gòu)提高并行度，使用雙端口內(nèi)存模塊增加數(shù)據(jù)讀寫速度； (3)在ISE和ModelSim仿真環(huán)境下對該系統(tǒng)進(jìn)行模塊級和系統(tǒng)級的前仿真、后仿真和驗證。在硬件系統(tǒng)測試階段，設(shè)計并實現(xiàn)FPGA與PC機的串口通信模塊，提高了系統(tǒng)驗證的工作效率。 本文在Xilinx公司Virtex