ARM11高速電路設(shè)計與仿真.pdf

1、現(xiàn)代電子設(shè)備正向小型化和多功能化方向發(fā)展，因而要求其印制電路板具有高速、高集成度和高可靠性等特性。同時系統(tǒng)工作頻率的提升和信號上升沿/下降沿時間的縮短，使得互連線的傳輸線效應(yīng)越來越明顯，從而導致信號在傳輸過程中產(chǎn)生反射、串擾等問題，甚至產(chǎn)生電源完整性問題和電磁干擾問題。僅僅根據(jù)一些經(jīng)驗規(guī)則進行PCB設(shè)計很難保證不出現(xiàn)信號完整性問題，更無法保證電源完整性和電磁兼容性。必須使用專業(yè)的仿真工具對PCB進行仿真以得出符合各方面要求的設(shè)計規(guī)范。高

2、速PCB設(shè)計的難點已從單純的信號完整性問題，向SI、PI和EMI協(xié)同設(shè)計方向發(fā)展。
　　 本論文設(shè)計了一套ARM11核心板，并分別從信號完整性、電源完整性和電磁兼容性的角度對ARM11核心板進行了反射、串擾、平面諧振等分析，并根據(jù)理論分析與實際經(jīng)驗給出相應(yīng)問題的解決方法和措施。同時對PCB板的層疊結(jié)構(gòu)和DDR時序進行了詳細的討論。
　　 在對ARM11核心板進行PCB設(shè)計過程中，運用Cadence Allegro和Ans