JPEG2000中算術(shù)解碼與位平面解碼VLSI實(shí)現(xiàn)技術(shù)研究.pdf

1、隨著多媒體技術(shù)的發(fā)展和移動(dòng)通信的普及，無(wú)線信道中圖像信息傳輸量日益增加。但是無(wú)線信道的傳輸帶寬有限，為了滿足傳輸需求，必須提高圖像的壓縮效率。JPEG2000是聯(lián)合圖像專家組于2000年12月制定的新一代靜止圖像壓縮標(biāo)準(zhǔn)。通過(guò)引入多項(xiàng)創(chuàng)新技術(shù)，JPEG2000可以提供比JPEG更多的新功能。JPEG2000具有更高的壓縮效率，支持包括圖像分辨率、像素精度等在內(nèi)的多種漸進(jìn)傳輸方式，并且允許碼流的隨機(jī)訪問(wèn)和處理，非常適合網(wǎng)絡(luò)及無(wú)線信道傳輸。

2、
　　 本文首先對(duì)靜態(tài)圖像壓縮標(biāo)準(zhǔn)JPEG2000及其主要架構(gòu)進(jìn)行了簡(jiǎn)要介紹，然后詳細(xì)介紹了JPEG2000中的EBCOT算法及其整體架構(gòu)。在對(duì)算術(shù)解碼流程詳細(xì)分析的基礎(chǔ)上，優(yōu)化了解碼流程，分析了進(jìn)位翻轉(zhuǎn)問(wèn)題和動(dòng)態(tài)概率估計(jì)實(shí)現(xiàn)的問(wèn)題，采用Verilog語(yǔ)言設(shè)計(jì)了一個(gè)通過(guò)8狀態(tài)轉(zhuǎn)移來(lái)實(shí)現(xiàn)解碼的算術(shù)解碼器，并在ModelSim軟件上進(jìn)行了功能仿真。最后，選用Altera的DE2開(kāi)發(fā)板作為FPGA驗(yàn)證平臺(tái)對(duì)算術(shù)解碼器進(jìn)行驗(yàn)證，在Alt

3、era CycloneⅡ系列的EP2C35器件上，得到綜合后所用的邏輯單元(LE)總數(shù)為393，最高時(shí)鐘頻率為93.24MHz。
　　 其次本文對(duì)位平面編解碼原理進(jìn)行了詳細(xì)研究，在綜合文獻(xiàn)的基礎(chǔ)上提出了一種基本的位平面解碼結(jié)構(gòu)。在此基礎(chǔ)上，針對(duì)硬件高速實(shí)現(xiàn)，對(duì)其進(jìn)行了優(yōu)化。采用了基于選擇性采樣跳過(guò)策略的位平面解碼結(jié)構(gòu)，這樣就可以大大減小關(guān)鍵路徑的延遲。相對(duì)于現(xiàn)有方法的基本BPD結(jié)構(gòu)，改進(jìn)的算法可以將吞吐量提高60％-90%，同時(shí)