JPEG2000編解碼器的優(yōu)化與驗證.pdf

1、JPEG2000靜止圖像壓縮標(biāo)準(zhǔn)采用基于線性提升格式的DWT（Discrete Wavelet Transform）算法和EBCOT（EmbeddedBlock Coding with Optimized Truncation）算法，因而擁有較JPEG標(biāo)準(zhǔn)更加優(yōu)越的性能。對于運算密集的DWT算法和以比特位為編碼單位循環(huán)編碼的EBCOT算法，十分需要硬件加速與優(yōu)化。
　　JPEG2000編碼和解碼部分擁有相似的優(yōu)化策略。針對DWT算

2、法或IDWT算法，本文基于兩種一維小波變換核的變形格式，同時將設(shè)計的數(shù)據(jù)流圖映射為高度復(fù)用、關(guān)鍵路徑短且控制復(fù)雜度低的流水線硬件電路。EBCOT或EBDOT算法中，針對平面掃描算法，統(tǒng)一處理三個掃描通道減少硬件資源，并以條帶列為處理單位，條帶列和上下文狀態(tài)窗口生成流水處理，大幅減少處理周期；針對MQ算法，通過邏輯重組簡化關(guān)鍵處理路徑，在犧牲極少的存儲資源情況下預(yù)判重歸一化的左移次數(shù)，大幅減少時鐘周期；針對Tier-2標(biāo)簽樹的硬件編解碼，

3、設(shè)置行列奇偶屬性標(biāo)簽和父節(jié)點已編碼標(biāo)志行緩存便可實現(xiàn)任意分辨率圖像編解碼。編碼時需額外考慮碼率控制，遍歷比較得到已編碼碼塊的末位通道和當(dāng)前編碼的通道最小率失真值，選擇跳過當(dāng)前碼塊編碼，極大減少遍歷次數(shù)和冗余編碼過程，圖像失真略小于標(biāo)準(zhǔn)算法。
　　基于上述硬件優(yōu)化方案，用Verilog HDL語言對硬件編解碼器進(jìn)行RTL級描述，采用基于“黃金模型”驗證策略，自動化比對關(guān)鍵驗證點信息，完成功能仿真和時序仿真。之后搭建硬件SoC系統(tǒng)，并