基于電子系統(tǒng)級的C-CORE處理器建模.pdf

1、隨著SoC的發(fā)展，越來越多的嵌入式微處理器和外設被集成到一個芯片上，SoC設計復雜度呈現(xiàn)出指數(shù)級的增長。SoC的軟硬件集成和優(yōu)化的越來越復雜導致了系統(tǒng)架構開發(fā)的工作量急劇增加，延長了SoC系統(tǒng)的開發(fā)周期，包括軟件開發(fā)、硬件開發(fā)和系統(tǒng)驗證時間。不斷增加的對低功耗和縮短上市時間的需求，迫使在較低抽象層次的RTL開發(fā)不能滿足SoC設計對仿真時間的要求。新興的電子系統(tǒng)級設計方法學克服了RTL設計所面臨的挑戰(zhàn)。ESL設計以抽象的方式來描述SoC系

2、統(tǒng)，給軟硬件工程師一個虛擬的硬件原型平臺，用以進行設計初期的硬件系統(tǒng)結構探索和軟件程序開發(fā)。ESL設計能夠提供比RTL設計更快的仿真速度以及根據(jù)實際需求所要求的不同抽象層次的時序精度，以進行SoC系統(tǒng)整體性能的評估。
　　 本文利用新興的ESL設計方法學，設計出C℃ORE嵌入式微處理器的混合模型，包括ISS和Cache，詳細介紹了基于ESL設計的方法，實現(xiàn)ISS和Cache的流程，并且介紹了將其集成到法國開源平臺SoCLib的方