基于sigma-delta調制的頻率綜合器雜散抑制技術研究.pdf

1、基于 sigma-delta調制的小數(shù)分頻頻率綜合器因其能實現(xiàn)精細的頻率步進和好的噪聲性能而得到廣泛的研究和應用。本論文重點關注基于 sigma-delta調制的小數(shù)分頻鎖相環(huán)中出現(xiàn)的小數(shù)雜散問題及抑制小數(shù)雜散的方法。論文的主要工作如下：
　　1.論文詳細分析了適合于鎖相環(huán)的一階sigma-delta調制器并由此導出噪聲整形效果更好的（MultistAge noise SHaping）MASH結構。分析MASH的級數(shù)及輸入的數(shù)據(jù)位

2、寬變化對小數(shù)分頻模塊輸出的相噪等性能的影響。最終分析得出，采用48bit位寬輸入的MASH1-1-1結構時，輸出序列得到的綜合指標更優(yōu)。
　　2.由于小數(shù)分頻中采用的sigma-delta調制器是一個有限狀態(tài)機，其輸出序列存在周期性。這是小數(shù)分頻鎖相環(huán)輸出產(chǎn)生小數(shù)雜散的根本原因。本論文對sigma-delta調制器的周期性做了詳細的理論分析并導出定位輸出頻譜中小數(shù)雜散的公式。大量的頻譜測試結果表明，公式計算結果與小數(shù)雜散在頻譜中出

3、現(xiàn)的位置完全吻合。
　　3.針對小數(shù)分頻鎖相環(huán)輸出存在的雜散問題，本論文首先對已有文獻中提到的兩類雜散抑制算法（確定性方法（Deterministic Methods）和擾動性方法（Stochastic Methods））進行對比和分析。其中，確定性方法通過延長 sigma-delta調制器輸出序列的周期以抑制小數(shù)雜散。對比和分析證明，確定性方法硬件成本高、雜散抑制效果不明顯，其實用價值不高。而擾動性方法通過在 sigma-del

4、ta調制器中疊加隨機抖動以打破輸出序列的周期。擾動性方法實現(xiàn)簡單，硬件成本低，雜散抑制效果好于確定性方法。但是，這類方法仍然存在不同的缺點，且大部分頻點上只能抑制掉部分小數(shù)雜散。綜上，上述方法均不能夠非常有效的解決小數(shù)雜散問題。
　　4.通過已有的擾動性算法的分析，論文提出一種新的雜散抑制方法。并將新方法與已有的方法進行對比。通過大量仿真驗證發(fā)現(xiàn)，這種結構對雜散的抑制效果優(yōu)于已有的方法。
　　5.本論文在FPGA中完成MAS