基于FPGA的低雜散直接數(shù)字頻率合成技術(shù)研究.pdf

1、合成頻率源技術(shù)是上世紀(jì)70年代發(fā)展起來(lái)、技術(shù)難度極大的先進(jìn)電路技術(shù)，使用靈活、性能優(yōu)越、控制方便。伴隨著3G、4G通信以及新體制雷達(dá)技術(shù)的發(fā)展，頻率轉(zhuǎn)換時(shí)間短、頻率分辨率高、相位變化連續(xù)的 DDS（直接數(shù)字式頻綜）芯片正日益成為決定系統(tǒng)性能的關(guān)鍵因素，目前已廣泛應(yīng)用于導(dǎo)彈制導(dǎo)、電子信息對(duì)抗、通信、相控陣?yán)走_(dá)及SAR中。
　　本論文主要是以直接數(shù)字頻率合成器(DDS)及數(shù)字下變頻系統(tǒng)為研究對(duì)象，同時(shí)根據(jù)現(xiàn)代芯片測(cè)試中遇到的問(wèn)題和挑戰(zhàn)

2、，對(duì)可測(cè)性設(shè)計(jì)算法進(jìn)行深入的研究和設(shè)計(jì)仿真。根據(jù)直接數(shù)字頻率合成器(DDS)需要滿足可測(cè)性(DFT：Design For Testability)的具體要求將兩種測(cè)試算法內(nèi)嵌在設(shè)計(jì)的DDS中。主要內(nèi)容為：
　　1．深入研究和分析高性能直接數(shù)字頻率合成技術(shù)，為了便于研究和設(shè)計(jì)DDS，本文基于maltlab開(kāi)發(fā)了一款GUI仿真器。該仿真器可以仿真相位截?cái)?、幅度量化、相位抖?dòng)技術(shù)對(duì)DDS信號(hào)的影響。它利用matlab強(qiáng)大的繪圖功能，可以

3、直觀的顯示頻譜及時(shí)序圖，最后對(duì)該仿真器進(jìn)行了演示驗(yàn)證。
　　2．根據(jù)該 DDS芯片的具體要求，提出新的設(shè)計(jì)方法。在此種方法中，累加器采用的是流水線的方式進(jìn)行設(shè)計(jì)實(shí)現(xiàn)，同時(shí)對(duì)ROM查找表進(jìn)行增大壓縮比—用角度分解法來(lái)壓縮ROM的大小，從而提高了電路頻率及數(shù)據(jù)吞吐量，降低了ROM功耗，最后基于該DDS設(shè)計(jì)了一個(gè)數(shù)字下變頻系統(tǒng)，比較可得具有明顯的優(yōu)越性。
　　3．深入研究嵌入式SRAM的內(nèi)建自測(cè)試方法，針對(duì)本DDS的特點(diǎn)，采用擴(kuò)展