基于數(shù)據(jù)驅(qū)動的時鐘門控技術(shù)的物理實(shí)現(xiàn).pdf

1、在高性能微處理器和SoC中，時鐘樹功耗占總功耗很大比重，時鐘門控技術(shù)是有效降低時鐘樹功耗的方法。基于綜合的時鐘門控技術(shù)遺留了大量冗余的時鐘脈沖，時鐘門控效率低，時鐘樹功耗優(yōu)化效果不理想。采用基于數(shù)據(jù)驅(qū)動的時鐘門控（Data-driven Clock Gating，DDCG）技術(shù)能夠有效關(guān)斷冗余時鐘脈沖，提高時鐘門控效率，進(jìn)一步降低時鐘樹功耗。
　　本文以基于數(shù)據(jù)驅(qū)動的時鐘門控技術(shù)為研究重點(diǎn)，綜合考慮寄存器翻轉(zhuǎn)矢量之間的相關(guān)性和每個

2、寄存器的物理位置，實(shí)現(xiàn)寄存器群組最優(yōu)化。本文將寄存器群組過程抽象為最小成本完美匹配(MCPM)問題，采用DDCG寄存器群組算法獲取最優(yōu)化的寄存器群組方式。該算法主要包括三部分:1）Edmonds算法實(shí)現(xiàn)一般圖加權(quán)最優(yōu)匹配;2）狀態(tài)矢量處理算法獲取寄存器群組冗余時鐘脈沖數(shù)量，用以表征寄存器翻轉(zhuǎn)矢量之間的相關(guān)性;3）最小覆蓋圓算法確定寄存器群組最小覆蓋圓直徑，用以表征寄存器物理位置的影響。針對傳統(tǒng)的DDCG技術(shù)面積開銷大的問題，本文給出了門

3、控效率排序與篩選、組合式群組和異或邏輯近似等改進(jìn)方法，實(shí)現(xiàn)功耗優(yōu)化和面積開銷的平衡。
　　本文基于SMIC40nm LOGIC工藝，首先在ISCAS89基準(zhǔn)電路上進(jìn)行了物理實(shí)現(xiàn)和仿真實(shí)驗(yàn)，并分析了該技術(shù)的適用條件，然后以DW8051和Cortex-M3處理器作為案例進(jìn)行了詳細(xì)的數(shù)據(jù)分析和對比。結(jié)果表明，與基于綜合的時鐘門控技術(shù)相比，采用改進(jìn)的DDCG技術(shù)時，時鐘樹功耗分別降低了33.13％和35.34％，總功耗分別降低了20.65