動態(tài)時鐘門控管理策略的設計與實現(xiàn).pdf

1、在嵌入式產(chǎn)品快速發(fā)展的今天，產(chǎn)品性能不斷改進。但與此同時，由于性能提高帶來的處理器功耗也明顯升高。在高性能SoC(System-on-Chip)中，動態(tài)功耗占據(jù)整體功耗的絕大部分，時鐘門控技術是降低電路動態(tài)功耗十分有效的方法，而動態(tài)時鐘門控技術可以在此基礎上獲得更低的動態(tài)功耗。
　　本論文研究數(shù)字集成電路中常見的數(shù)據(jù)通路與控制電路的動態(tài)時鐘門控管理策略，其中數(shù)據(jù)通路研究了總線接口電路與先入先出隊列(First Input Firs

2、t Output，F(xiàn)IFO)的動態(tài)時鐘門控方案，控制電路研究了有限狀態(tài)機的動態(tài)時鐘門控方案。動態(tài)時鐘門控管理策略的難點在于監(jiān)控各典型電路的工作狀態(tài)，從而動態(tài)控制其工作時鐘。對于總線接口電路，通過分析讀寫數(shù)據(jù)傳輸?shù)奶攸c，設計總線監(jiān)控電路，完成總線接口電路的動態(tài)時鐘門控方案。對于FIFO電路，通過研究該電路結構特點，按照讀寫時鐘是否相同，分別提出了同步、異步FIFO的動態(tài)時鐘門控方案。對于狀態(tài)機電路，通過研究狀態(tài)轉(zhuǎn)換的特點，提出了狀態(tài)機的拆

3、分策略，并且設計時鐘控制單元消除拆分后子狀態(tài)機之間的交叉跳轉(zhuǎn)，完成狀態(tài)機電路的動態(tài)時鐘門控方案。本文選取一個從設備DDR控制器與一個主設備LCD控制器，將典型電路的動態(tài)時鐘門控策略運用到這兩款控制器中，降低電路功耗。
　　論文的最后提供了一系列的功能測試和功耗測試結果。仿真驗證表明，數(shù)據(jù)通路和控制電路的動態(tài)時鐘門控策略功能是正確的。功耗仿真結果表明，在多種典型應用場景下，采用動態(tài)時鐘門控方案后的DDR控制器和LCD控制器整體功耗分