基于DVB-S標準的射頻調(diào)制器設(shè)計與FPGA實現(xiàn).pdf_第1頁
已閱讀1頁,還剩91頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、本文在研究數(shù)字電視衛(wèi)星廣播標準的基礎(chǔ)上,根據(jù)DVB-S(ETS300421)標準要求,參閱了大量的文獻,綜合考慮DVB-S調(diào)制器的算法、速度、資源、功耗等因素,提出了一種不需要專門芯片就可實現(xiàn)數(shù)字上變頻的QPSK射頻調(diào)制方案一AD9739方案。設(shè)計確定了所需的FPGA芯片,重點解決了DVB-S調(diào)制器中可變符號率問題。設(shè)計內(nèi)容包括:信道編碼、星圖映射、射頻調(diào)制(基帶成形、半帶插值、CIC插值、多相濾波器、多相數(shù)字頻率合成器、OSERDES

2、模塊)、AD9739配置模塊、ADF4350配置模塊。
   為了給系統(tǒng)提供穩(wěn)定的時鐘,系統(tǒng)時鐘設(shè)計采用ADF4350與ADCLK914相結(jié)合的方式,減小了時鐘抖動。其中ADF4350外圍濾波器的設(shè)計采用ADIsimPLL軟件設(shè)計,確保了時鐘的穩(wěn)定性。
   為降低設(shè)計的難度及編碼的復(fù)雜度,對隨機化、卷積交織模塊采用了新的實現(xiàn)方式。為實現(xiàn)不同速率的編碼調(diào)制,對卷積收縮編碼采用動態(tài)重配置DCM設(shè)計。
   針對設(shè)計

3、和模塊代碼的驗證,本文采用了Modelsim仿真、Chip Scope驗證及Matlab驗證三者相結(jié)合的方式,通過多種方式驗證進一步保證了設(shè)計代碼的準確性;對AD9739射頻調(diào)試方案進行了板級調(diào)試,充分利用Xilinx公司的調(diào)試軟件Chip Scope,通過抓取數(shù)據(jù)并對其進行頻譜分析,從而驗證了系統(tǒng)的正確性。
   系統(tǒng)聯(lián)合調(diào)制時用的是XtremeDSP開發(fā)板4VSX35,調(diào)制輸出性能指標用TVExplorerⅡ+儀器進行測試。

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論