基于DVB-S標(biāo)準(zhǔn)的射頻調(diào)制器設(shè)計(jì)與FPGA實(shí)現(xiàn).pdf

1、本文在研究數(shù)字電視衛(wèi)星廣播標(biāo)準(zhǔn)的基礎(chǔ)上，根據(jù)DVB-S(ETS300421)標(biāo)準(zhǔn)要求，參閱了大量的文獻(xiàn)，綜合考慮DVB-S調(diào)制器的算法、速度、資源、功耗等因素，提出了一種不需要專門芯片就可實(shí)現(xiàn)數(shù)字上變頻的QPSK射頻調(diào)制方案一AD9739方案。設(shè)計(jì)確定了所需的FPGA芯片，重點(diǎn)解決了DVB-S調(diào)制器中可變符號(hào)率問題。設(shè)計(jì)內(nèi)容包括：信道編碼、星圖映射、射頻調(diào)制（基帶成形、半帶插值、CIC插值、多相濾波器、多相數(shù)字頻率合成器、OSERDES

2、模塊）、AD9739配置模塊、ADF4350配置模塊。
　　 為了給系統(tǒng)提供穩(wěn)定的時(shí)鐘，系統(tǒng)時(shí)鐘設(shè)計(jì)采用ADF4350與ADCLK914相結(jié)合的方式，減小了時(shí)鐘抖動(dòng)。其中ADF4350外圍濾波器的設(shè)計(jì)采用ADIsimPLL軟件設(shè)計(jì)，確保了時(shí)鐘的穩(wěn)定性。
　　 為降低設(shè)計(jì)的難度及編碼的復(fù)雜度，對(duì)隨機(jī)化、卷積交織模塊采用了新的實(shí)現(xiàn)方式。為實(shí)現(xiàn)不同速率的編碼調(diào)制，對(duì)卷積收縮編碼采用動(dòng)態(tài)重配置DCM設(shè)計(jì)。
　　 針對(duì)設(shè)計(jì)

3、和模塊代碼的驗(yàn)證，本文采用了Modelsim仿真、Chip Scope驗(yàn)證及Matlab驗(yàn)證三者相結(jié)合的方式，通過多種方式驗(yàn)證進(jìn)一步保證了設(shè)計(jì)代碼的準(zhǔn)確性；對(duì)AD9739射頻調(diào)試方案進(jìn)行了板級(jí)調(diào)試，充分利用Xilinx公司的調(diào)試軟件Chip Scope，通過抓取數(shù)據(jù)并對(duì)其進(jìn)行頻譜分析，從而驗(yàn)證了系統(tǒng)的正確性。
　　 系統(tǒng)聯(lián)合調(diào)制時(shí)用的是XtremeDSP開發(fā)板4VSX35，調(diào)制輸出性能指標(biāo)用TVExplorerⅡ+儀器進(jìn)行測試。