基于soc技術(shù)實(shí)現(xiàn)1553B通信協(xié)議的設(shè)計(jì)與研究.pdf

1、MIL-STD-1553B是一種航空總線通信的標(biāo)準(zhǔn),采用集中式控制方法、指令/響應(yīng)型串型總線,實(shí)時(shí)性和可靠性是最大的特點(diǎn),在航空系統(tǒng)和地面武器控制系統(tǒng)中的應(yīng)用較為廣泛,但是要完成該類型系統(tǒng)的設(shè)計(jì),首當(dāng)其沖的是1553B接口芯片的設(shè)計(jì)。
　　 在對(duì)MIL-STD-1553B數(shù)據(jù)總線協(xié)議進(jìn)行研究后,參考國(guó)外一些芯片的功能結(jié)構(gòu),結(jié)合EDA技術(shù),本論文提出了基于FPGA的1553B總線接口芯片的SOC設(shè)計(jì)方案。在介紹了總線控制器BC、遠(yuǎn)

2、程終端RT結(jié)構(gòu)和功能以及曼徹斯特編解碼的特點(diǎn)后,在本文中詳細(xì)介紹了BC的設(shè)計(jì)方法,并在此基礎(chǔ)上簡(jiǎn)單的介紹了RT、MT的設(shè)計(jì)方法。
　　 本文設(shè)計(jì)的系統(tǒng)必須可配置接口工作在哪種終端模式下,每個(gè)終端的設(shè)計(jì)都采用Verilog語言進(jìn)行設(shè)計(jì),并采用統(tǒng)一開放的標(biāo)準(zhǔn)給出了模塊的接口,其中與CPU模塊的接口給出了經(jīng)典外部尋址方案和片上總線Wishbone方案,后者適合芯片內(nèi)部IP核互聯(lián),系統(tǒng)時(shí)鐘采用了數(shù)字鎖相環(huán)分離時(shí)鐘,所有的模塊設(shè)計(jì)推導(dǎo)過程

3、中都給出了詳細(xì)的邏輯框圖、算法流程圖和功能仿真結(jié)果分析,功能模塊在通過EDA工具的優(yōu)化及綜合后在XILINX virtex上得以實(shí)現(xiàn)各個(gè)終端的功能。通過實(shí)驗(yàn)證明該設(shè)計(jì)能夠完成BC/RT/MT三種模式的功能,并能處理多種消息格式的傳輸,并具有較強(qiáng)的檢錯(cuò)能力。論文最后對(duì)1553B總線消息傳輸中的同步問題進(jìn)行了詳細(xì)分析,在基本時(shí)間同步機(jī)制的基礎(chǔ)上對(duì)時(shí)間同步的方法進(jìn)行了改進(jìn),根據(jù)軟件的思想提出了相應(yīng)的算法,并進(jìn)行了充分的說明和論證,該算法明顯提