1553B數(shù)據(jù)總線Monitor功能協(xié)議芯片的設計與驗證.pdf

1、美國軍用數(shù)據(jù)總線標準MIL-STD-1553B是一種集中控制式、命令/響應、時分制的串行總線標準，具有高可靠性和靈活性，已經(jīng)成為現(xiàn)代航空電子綜合系統(tǒng)中設備互聯(lián)的關鍵技術，目前國內(nèi)設備上使用的1553B協(xié)議芯片主要是國外的產(chǎn)品，核心技術掌握在少數(shù)外國公司手中，因此設計具有自主知識產(chǎn)權的1553B協(xié)議芯片對于國防建設是有非常重要意義的。 本文分析了MIL-STD-1553B數(shù)據(jù)總線協(xié)議，根據(jù)手持式設備接入1553B總線的特點，提出了

2、將1553B數(shù)據(jù)總線協(xié)議應用于嵌入式系統(tǒng)的方案，完成了1553B數(shù)據(jù)總線協(xié)議中的Monitor功能協(xié)議(總線監(jiān)視器)的ASIC設計與FPGA原型驗證。考慮到嵌入式微處理器資源有限的特點，提出以大容量的SDRAM作為接收數(shù)據(jù)的緩存，保證不丟失數(shù)據(jù)。文中完成了1553B數(shù)據(jù)總線協(xié)議中的Monitor功能協(xié)議芯片的模塊劃分，完成了字協(xié)議處理模塊、消息協(xié)議處理模塊、消息接收緩沖模塊、總線仲裁模塊和SDRAM控制器模塊的詳細設計，完成了各模塊的V

3、efilog描述、功能仿真、邏輯綜合，并對其結(jié)果進行了分析。在設計中，采用了數(shù)據(jù)并行化技術，對同步頭、數(shù)據(jù)塊、奇偶校驗位同時進行曼徹斯特II碼解碼，大大提高了解碼速度，并且設計了異步FIFO作為消息接收的緩沖，解決了不同時鐘域批量數(shù)據(jù)傳遞的問題。 文中構建了FPGA原型驗證平臺，開發(fā)了基于Windows CEnct平臺的系統(tǒng)測試軟件，完成了1553B數(shù)據(jù)總線協(xié)議中的Monitor功能協(xié)議芯片的應用驗證。驗證結(jié)果表明：1553B總