基于FPGA的FIR數字濾波器算法研究與設計實現.pdf

1、隨著現代電子系統的發(fā)展,數字濾波器成為數字信號處理的重要組成部分,尤其是FIR數字濾波器,依靠其良好的線性特性而得到廣泛應用。在工程應用中,大多要求信號處理具有高速性、實時性和靈活性,但很多軟件和硬件實現方式難以同時達到這些要求。隨著可編程邏輯器件的快速發(fā)展,現場可編程門陣列(FPGA)在成本、性能、體積等方面都顯示出了優(yōu)勢,因此,越來越多的電子工程師為達到信號處理的高速性、實時性和靈活性,使用FPGA來實現FIR數字濾波器。
　

2、　 本文研究了基于FPGA的FIR數字濾波器設計。首先介紹了FIR數字濾波器的基本理論、FPGA基本原理以及基于Verilog HDL語言的FPGA設計流程。然后,對基于FPGA的FIR濾波器實現方法進行介紹,并選用分布式算法為濾波器的硬件實現方法。對于分布式算法中查找表規(guī)模較大的缺點,本文通過分割查找表、利用FIR線性濾波器的對稱性以及利用OBC編碼(Offset Binary Coding)改進分布式算法,使得查找表的硬件規(guī)模得到

3、極大地減小。最后,設計了一個16階低通FIR數字濾波器,在設計中采用了層次化、模塊化的思想,將整個系統劃分為幾個小的功能模塊,利用Verilog HDL語言進行各個功能模塊的設計,通過ISE9.1i軟件對各個功能模塊進行綜合與仿真,最終完成FIR數字濾波器系統的設計,并與Matlab R2009a軟件進行系統的協同仿真,對仿真結果進行了分析以驗證設計的正確性。
　　 綜合與仿真結果表明,通過對分布式算法的改進,查找表的硬件規(guī)模極