適用于ΣΔ ADC的數(shù)字濾波器的研究及實(shí)現(xiàn).pdf

1、ΣΔADC是在最近幾年逐漸興起的一種模數(shù)轉(zhuǎn)換器，其通過提高采樣頻率來(lái)提高轉(zhuǎn)換精度的方法適應(yīng)現(xiàn)在集成電路高速、高集成度的發(fā)展趨勢(shì)，在高精度模數(shù)轉(zhuǎn)換領(lǐng)域有著很高的優(yōu)勢(shì)。而數(shù)字濾波器是ΣΔADC中面積最大的模塊，一般占用ΣΔADC整體80%以上的面積，如何在實(shí)際需求下降低其面積從而減少成本就很有意義去研究。
　　 本文深入分析了ΣΔADC原理及噪聲來(lái)源，特別分析了ΣΔADC中濾波器的構(gòu)成，提出了單級(jí)梳狀濾波器的結(jié)構(gòu)，大大減小了濾波器的

2、面積；更大地提高了采樣頻率及調(diào)制器階數(shù)，使得系統(tǒng)精度得以保持；而針對(duì)單級(jí)梳狀濾波器的帶內(nèi)衰減嚴(yán)重的問題，提出可變降采樣率的結(jié)構(gòu)，對(duì)不同的輸入頻率區(qū)別對(duì)待。
　　 本文通過Matlab建模仿真，驗(yàn)證了這一結(jié)構(gòu)的合理性，當(dāng)輸入頻率在通帶頻率的一半左右的時(shí)候，系統(tǒng)的信噪比沒有明顯降低，當(dāng)輸入頻率靠近頻帶邊緣的極限狀態(tài)時(shí)，調(diào)整降采樣率，精度僅下降1.5bit左右；最后，通過ASIC流程，對(duì)濾波器代碼綜合，布局布線，在0.25μm工藝下，