可重構(gòu)配置的并行計算機(jī)設(shè)計.pdf

1、計算機(jī)是科學(xué)家為了解決手工計算器無法勝任的工作而造出來的工具。隨著科學(xué)家對計算機(jī)處理能力要求越來越高，僅僅依靠科學(xué)家來設(shè)計新的計算機(jī)已經(jīng)遠(yuǎn)遠(yuǎn)滿足不了科學(xué)計算的需求。計算機(jī)的發(fā)展走上了商業(yè)之路，并取得了巨大的成功。世界上現(xiàn)有的超級計算機(jī)基本上都是商業(yè)化的產(chǎn)物。 盡管商業(yè)化的超級計算機(jī)處理性能越來越高，但在粒子物理、分子生物學(xué)、氣象學(xué)等方面，商用超級計算機(jī)已顯出明顯的不足，體現(xiàn)在三個方面：(1)處理性能并不能得到很好的利用，一般利用

2、率都為5％～10％(2)在大型物理試驗以及分子DNA排序等領(lǐng)域，由于需要大量的矢量輸入數(shù)據(jù)，而現(xiàn)有計算機(jī)系統(tǒng)的IO輸入能力滿足不了這些領(lǐng)域的需求(3)在很多場合(例如聲納處理)，要求計算機(jī)系統(tǒng)處理能力高，占用空間小，計算機(jī)硬件能夠根據(jù)實際需求進(jìn)行重構(gòu)配置。因此如何設(shè)計利用效率高，滿足科學(xué)計算需求并能夠根據(jù)不同需求進(jìn)行重新配置的并行計算機(jī)是將來并行計算機(jī)發(fā)展的一個方向。 本論文闡述了一個可重構(gòu)配置并行計算機(jī)的設(shè)計。并行計算機(jī)采用三

3、層通信的模式，計算節(jié)點(diǎn)采用具有軟CPU核的現(xiàn)場可編程門陣列FPGA。 本文的緒論介紹了項目選題的出發(fā)點(diǎn)以及選題的意義，并對設(shè)計的并行計算機(jī)系統(tǒng)作了簡要的介紹。該項目的應(yīng)用場合在該部分也給出了描述。 第一章介紹了計算機(jī)的發(fā)展歷史以及發(fā)展并行計算機(jī)的必要性。對并行計算機(jī)的發(fā)展歷程作了簡要的回顧并對并行機(jī)將來的發(fā)展方向給出了預(yù)測。在最后對并行計算機(jī)的分類作了簡要的描述。 并行計算機(jī)的節(jié)點(diǎn)設(shè)計是一個基于AlteraCyc

4、loneFPGA的數(shù)字系統(tǒng)設(shè)計，節(jié)點(diǎn)與節(jié)點(diǎn)之問的通信也是由FPGA邏輯來完成。在論文的第二章，從大規(guī)模數(shù)字電路設(shè)計方法介紹入手，闡述了基于可編程邏輯設(shè)計的SOPC(SystemonaProgrammableChip)理念，在SOPC設(shè)計中最主要的是如何采用現(xiàn)成的軟IP核以及利用開發(fā)平臺。本章最后對并行計算機(jī)節(jié)點(diǎn)采用的NIOSCPU系統(tǒng)的特性、開發(fā)以及仿真作了說明。 本論文的第三章詳細(xì)介紹了計算機(jī)互連網(wǎng)絡(luò)的四個特征。并在此基礎(chǔ)上根

5、據(jù)我們設(shè)計的特殊性，分析了基于FPGA的并行計算機(jī)應(yīng)該采用怎么樣的互連網(wǎng)絡(luò)，并給出這種選擇的原因。我們的并行計算機(jī)采用三層的設(shè)計結(jié)構(gòu)：第一層是基本處理單元(BPU)，由多個計算節(jié)點(diǎn)(FPGA)通過二維網(wǎng)格互連組成，各個節(jié)點(diǎn)利用本文提出的二維網(wǎng)格互連總線以及協(xié)議通過消息傳遞的機(jī)制進(jìn)行通信，信包在節(jié)點(diǎn)的轉(zhuǎn)發(fā)采用蟲洞(worm-hole)的轉(zhuǎn)發(fā)模式，路由算法采用免死鎖的確定性路由算法；第二層采用交叉開關(guān)的通信模式，各個BPU通過PICMG2.

6、16背板和交換開關(guān)進(jìn)行通信，多個BPU構(gòu)成一個cPCI機(jī)箱；第三層是機(jī)箱的通信，機(jī)箱之間采用以太網(wǎng)進(jìn)行相互通信。 本論文在第四章給出了并行計算機(jī)的硬件設(shè)計，主要包括BPU的設(shè)計以及千兆位交叉開關(guān)的設(shè)計，這一章是本論文的設(shè)計重點(diǎn)。每個BPU板卡由5個FPGA組成，每個FPGA都有各自的存儲器、二維網(wǎng)格互連接口以及一些IO設(shè)備。由于BPU板卡之間是通過千兆位交叉開關(guān)進(jìn)行通信，如何設(shè)計如此高速的電路就成為電路設(shè)計的難點(diǎn)。信號完整性的分

7、析與仿真就成為硬件設(shè)計必不可少的部分。 在論文的第五章，對并行計算機(jī)的邏輯設(shè)計作了詳細(xì)的介紹，并行計算機(jī)采用模塊化的設(shè)計方式。并行計算機(jī)的邏輯設(shè)計包括NIOSCPU系統(tǒng)設(shè)計，二維網(wǎng)格互連總線邏輯設(shè)計，信包自動切分的DMA邏輯，千兆位收發(fā)器控制邏輯以及交叉開關(guān)邏輯。 本論文的最后一章給出并行計算機(jī)的部分測試結(jié)果，由于該并行計算機(jī)僅僅還是一個樣機(jī)，因此很多地方還需要改進(jìn)和完善。 結(jié)束語部分對本全文做了一個回顧，總結(jié)了