零時滯平面化的高頻時鐘樹的物理生成及優(yōu)化算法研究.pdf

1、隨著集成電路設計、工藝技術的飛速發(fā)展以及應用市場不斷增長的需求,高性能電路特別是高速、低功耗的芯片成為集成電路發(fā)展的熱點.其中,電路規(guī)模越來越大,電路的工作頻率也越來越高.而高頻高性能的大規(guī)模集成電路比如片上系統(tǒng)(SOC)中的時鐘分布電路的設計就成為一個重要的課題.電路的大規(guī)模特性,整個時鐘網絡的連線達到了厘米級,使得時鐘連線的延遲超過了電路單元延遲,將嚴重影響整個電路的性能,因此,就要在時鐘布線時保證時鐘信號能夠無偏差(零時滯)或者按

2、照指定時滯到達各個時鐘接受端.同時,由于電容對于時鐘頻率的相關性,在電路工作頻率不斷上升的情況下,我們考慮電容效應對于信號完整性的影響,對整個時鐘網絡進行綜合布線,進行連線調整和插入緩沖器以保證電路功能正常.該文的研究對象是GHz工作頻率下的時鐘信號的傳輸,芯片規(guī)模達到厘米級線長,芯片上的時鐘接受端點為數(shù)千個.研究目的是對這樣條件下的給定時鐘分布電路進行自動的劃分,連線,緩沖器的插入,建立一個平面化的(單層布線)時鐘樹,并且滿足在各個時

3、鐘接受端點的時鐘偏斜小于一定的指標,即在一定范圍內的零時鐘偏斜,并且時鐘信號從源點到各個時鐘接受端點滿足信號完整性的指標,在建立時鐘樹的過程中,兼顧時鐘樹的優(yōu)化特性,即電路功耗和線長等指標,最后針對我們建立的時鐘樹,利用較為精確的,滿足高頻大規(guī)模電路的模擬器進行時鐘樹的物理綜合,得到布線結果.該文的工作,就是在已有的算法基礎上,對核心算法進行調整和改進,用改進后的算法思想和算法實現(xiàn)來解決以前沒有解決的問題,并整理各個不同算法基礎下的軟件