RSA密碼算法的硬件實(shí)現(xiàn)及防攻擊特性研究.pdf

1、信息安全已經(jīng)成為當(dāng)今信息社會(huì)亟須解決的重要問(wèn)題之一,而密碼技術(shù)是保障信息安全的核心技術(shù)。作為公鑰密碼體制代表的RSA算法不僅易于理解和操作,而且其安全性高,在密碼領(lǐng)域已得到廣泛應(yīng)用。如何做到高性能、低成本并具有抗側(cè)信道攻擊的硬件實(shí)現(xiàn)是當(dāng)前嵌入式領(lǐng)域研究的熱點(diǎn)。本設(shè)計(jì)是基于前人對(duì) RSA模冪算法以及蒙哥馬利模乘算法的研究基礎(chǔ)之上,與抗側(cè)信道攻擊方法相結(jié)合,實(shí)現(xiàn)了具有一定的抗側(cè)信道攻擊的專用硬件密碼加速模塊。相比于通用處理器、專用集成電路以

2、及FPGA等實(shí)現(xiàn)方式,本設(shè)計(jì)在性能及安全性上都有一定的優(yōu)勢(shì)。
　　本文首先對(duì)實(shí)現(xiàn)RSA加解密流程的具體算法進(jìn)行了討論和優(yōu)化。在模冪層采用了蒙哥馬利階梯算法,在模乘層使用FIOS算法。并通過(guò)對(duì)模乘、模冪算法進(jìn)行綜合研究與整體考慮,對(duì)運(yùn)算中相似運(yùn)算進(jìn)行硬件復(fù)用以減小面積;對(duì)架構(gòu)中ram進(jìn)行特殊連接以減少模冪過(guò)程中數(shù)據(jù)的多次搬運(yùn),節(jié)省數(shù)據(jù)傳輸時(shí)間;對(duì)硬件實(shí)現(xiàn)過(guò)程中進(jìn)行可配置設(shè)計(jì),使得加解密支持不同密鑰長(zhǎng)度,從而可以滿足不同用戶的需求。其

3、次通過(guò)對(duì)側(cè)信道攻擊的研究,從最初的算法研究到后期的硬件設(shè)計(jì)過(guò)程中,將抗攻擊特性貫穿于整個(gè)設(shè)計(jì)之中,使得硬件設(shè)計(jì)可以有效的防止功耗攻擊和故障攻擊。并提出了對(duì)模乘相減一步進(jìn)行功耗分析造成密鑰泄露的可能,對(duì)攻擊者是一種十分有效的輔助攻擊方法;在此基礎(chǔ)之上,對(duì)硬件模乘模塊設(shè)計(jì)進(jìn)行了改進(jìn),從而防止了模乘泄露功耗的隱患。
　　實(shí)驗(yàn)結(jié)果表明,本文所設(shè)計(jì)的抗側(cè)信道攻擊專用RSA密碼模塊具較高的數(shù)據(jù)吞吐率、低硬件資源開(kāi)銷(xiāo)和支持多種密鑰長(zhǎng)度等優(yōu)點(diǎn)。在