Bi4Ti3O12及其Nb摻雜鐵電陶瓷和薄膜的制備與性能研究.pdf

1、采用固相反應法制備了Bi4Ti3012(BIT)及其Nb摻雜Bi4Ti3-xNbxOi2+x/2(BTN,x=0、0.015、0.03、0.045、0.06、0.09)鐵電陶瓷,在此基礎上采用射頻濺射法制備了BIT及其Nb摻雜BTN鐵電薄膜。研究了制備工藝和Nb摻雜對BIT及其Nb摻雜BTN鐵電陶瓷和薄膜結構與性能的影響。
　　通過xRD、SEM等微觀分析手段和鐵電參數(shù)測試儀、低頻阻抗分析儀等鐵電、介電測試儀器,研究了成型壓力、燒

2、結工藝(包括燒結溫度、燒結時間、升溫速率)、Nb摻雜對BIT及其BTN陶瓷以及退火溫度、Nb摻雜對BIT及其BTN薄膜相結構、表面形貌、相對密度、剩余極化、矯頑場、介電常數(shù)、介電損耗、壓電常數(shù)、C-V特性等的影響。成功制備出表面平整無裂紋,晶粒均勻,無其它雜相隨機生長的BⅡ、及其Nb摻雜BTN鐵電陶瓷和薄膜,在保持良好介電性能的前提下提高了BTN的鐵電性能。
　　結果表明:燒結工藝和Nb摻雜含量是BIT及其Nb摻雜BTN鐵電陶瓷結

3、構與性能的關鍵影響因素。當升溫速率為2℃/min、成型壓力100MPa、燒結溫度為1100℃、燒結時間為4h時,BIT恂瓷樣品為單一的鈣鈦礦結構的鈦酸鉍,無第二相生成,晶體發(fā)育完全,尺寸較均勻,晶界清晰。微量Nb的摻入并未改變BIT恂瓷的晶體結構,但可減小陶瓷的晶粒尺寸并降低材料的居里溫度。同時,Nb的摻入大大降低了BIT恂瓷的介電常數(shù)并使BIT陶瓷的介電損耗峰被削平了,適當?shù)腘b摻雜可明顯降低BIT陶瓷的介電損耗,顯著提高材料的剩余極

4、化(2Pr)和壓電常數(shù)(d33),一定程度上降低矯頑場(2Ec)。當x=0.045時,陶瓷的綜合性能較好,即:有較高的2Pr(27μC/cm2)和較小的2Ec(74.3kV/cm),其剩余極化與未摻雜BⅡ、陶瓷相比,提高了近3.8倍。
　　薄膜的熱處理是影響薄膜性能的一個重要因素。450℃退火時,BIT薄膜開始晶化;當退火溫度上升到650℃時,BIT薄膜已經(jīng)結晶完全;退火溫度的升高有利于薄膜的晶化和c一軸取向的形成;隨退火溫度的增

5、加,BIT薄膜更致密,晶粒尺寸更均勻。BTN薄膜的剩余極化和矯頑場與Nb摻雜量的變化關系與BTN陶瓷的類似。當x一0.045時,BTN薄膜的綜合性能較好,即:有較高的2Pr(25.5μC/cm2)和較小的2Ec(194kV/cm)。Ag/BIT/p-Si、Ag/BTN(x=0.045)/p-Si結構鐵電薄膜電容C-V特性曲線均呈現(xiàn)順時針方向的回滯,兩種結構鐵電薄膜電容可實現(xiàn)極化存儲,其記憶窗口分別約為0.7V、1.4V,而且Nb摻雜BT