14位80MSPS流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器關(guān)鍵單元電路設(shè)計與研究.pdf

1、片上系統(tǒng)（SOC）需要在單個硅片上實現(xiàn)模數(shù)混合集成。與數(shù)字系統(tǒng)工藝兼容、功耗面積等指標優(yōu)化的高性能模數(shù)轉(zhuǎn)換器（Anolog to Digital Converters，簡寫為ADC或A/D轉(zhuǎn)換器），是片上系統(tǒng)中非常重要的單元，它實現(xiàn)了模擬電路與數(shù)字電路之間的聯(lián)系。因此，高速、高分辨率、低功耗的A/D轉(zhuǎn)換器的研究正日益受到重視。 流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器（Pipelined ADC）是一種研究和應(yīng)用非常廣泛的模數(shù)轉(zhuǎn)換器，其結(jié)構(gòu)本身并非

2、屬于基本模數(shù)轉(zhuǎn)換器結(jié)構(gòu)，但在精度、速度及功耗方面相對于其它類型都有很大的改進，是高速高精度領(lǐng)域的主要應(yīng)用類型之一。 本文所設(shè)計的電路基于5V單電源供電的標準互補雙極工藝；考慮到與標準CMOS數(shù)字電路的匹配，其數(shù)字輸出電路設(shè)計為3．3V單電源供電。論文完成了5、5、4比特每級A/D轉(zhuǎn)換器關(guān)鍵單元電路的設(shè)計，即14位高速（80MSPS）流水線ADC關(guān)鍵單元電路的設(shè)計，由這些單元電路實現(xiàn)的ADC具有精度高，速度快，功耗低等優(yōu)點。論文著

3、重針對以下關(guān)鍵電路開展設(shè)計和研究工作：采樣保持電路的設(shè)計與研究，設(shè)計出了一種簡單且有效的采樣保持電路；設(shè)計了一個結(jié)構(gòu)簡單、性能優(yōu)越的帶隙基準電路；設(shè)計了一種折疊結(jié)構(gòu)的子ADC，該子ADC不僅大大減少了比較器的個數(shù)，而且巧妙的實現(xiàn)了由格雷碼向二進制的轉(zhuǎn)換，使得電路更為簡潔。 利用Cadance模擬仿真軟件，采用Zarlink0．6μm互補雙極工藝條件下的HJB參數(shù)模型對電路進行了模擬驗證。結(jié)果表明：所設(shè)計的關(guān)鍵單元電路能夠滿足3級