低功耗流水線模數(shù)轉(zhuǎn)換器(ADC)關鍵單元電路設計.pdf

1、隨著通信技術以及數(shù)字信號處理技術的飛速發(fā)展，作為模擬信號與數(shù)字信號接口的模數(shù)轉(zhuǎn)換器（ADC）得到越來越廣泛的應用。模數(shù)轉(zhuǎn)換器是應用電子設備以及通信設備的核心模塊，近年來由于電子市場對便攜式電子通信設備的需求，設計低功耗、高精度ADC成為數(shù)據(jù)轉(zhuǎn)換技術的主要發(fā)展趨勢。 本文介紹并分析了一種采用級間共用運放技術的低功耗10bit、1.5bit/級流水線A/D轉(zhuǎn)換器體系結(jié)構(gòu)，并根據(jù)其工作原理，基于華潤上華（CSMC）0.6μm CMOS

2、工藝，對適用于低功耗流水線ADC的關鍵單元運算跨導放大器（OTA）電路和動態(tài)比較器電路進行了晶體管級的設計。其中OTA電路由一個改進的全差分折疊共源共柵結(jié)構(gòu)和一個套筒共源共柵結(jié)構(gòu)組成，利用時鐘電路控制，分別工作在流水線電路的奇數(shù)級和偶數(shù)級，使其滿足ADC采樣保持和余量增益電路的性能要求。由于引入數(shù)字校正電路，允許比較器有較大的失調(diào)誤差，不需要預放大級，因此采用沒有直流功耗的動態(tài)比較器作為子ADC的核心電路，可以滿足ADC低功耗的設計要求

3、。利用HSpice仿真軟件，對OTA電路和比較器電路進行仿真驗證。仿真結(jié)果表明，OTA電路在采樣保持和奇數(shù)級電路中開環(huán)增益為60dB，偶數(shù)級電路開環(huán)增益為50dB，總功耗為4.5mW，帶寬大于20MHz，滿足低功耗ADC要求的性能指標。動態(tài)比較器的功耗為3mW，響應時間為35ns，符合電路設計要求。最后，利用Cadence軟件對OTA電路和動態(tài)比較器電路進行了版圖設計，充分考慮了器件之間的匹配性，減少了寄生效應，改善了電路性能，并通過了