視頻解碼芯片系統(tǒng)結(jié)構(gòu)研究.pdf

1、隨著VLSI設(shè)計(jì)技術(shù)的發(fā)展,芯片的集成度越來(lái)越高,目前集成電路的重點(diǎn)已經(jīng)不僅僅局限在晶體管級(jí)、門(mén)級(jí)、功能模塊的設(shè)計(jì)上,人們的眼光越來(lái)越多的放在系統(tǒng)集成方面,即所謂的系統(tǒng)集成芯片(SoC,System On Chip).與之相關(guān)的設(shè)計(jì)技術(shù)正成為當(dāng)前VLSI設(shè)計(jì)研究的主流發(fā)展方向.隨著SoC研究的深入,以往未曾涉及的一些新問(wèn)題逐漸顯現(xiàn)出來(lái),成為當(dāng)前IC設(shè)計(jì)領(lǐng)域研究的重點(diǎn),其中包括:IP(Intelligence Property)核的開(kāi)發(fā)和

2、使用、軟硬件協(xié)同設(shè)計(jì)、低功耗設(shè)計(jì),可測(cè)性設(shè)計(jì)……等諸多方面.本文的工作將對(duì)多媒體信息處理的SoC系統(tǒng)的體系結(jié)構(gòu)以及總線(xiàn)結(jié)構(gòu)作一些探索,并實(shí)現(xiàn)了一款符合ASP@MPEG-4視頻標(biāo)準(zhǔn)的解碼器IP核.在研究中,論文對(duì)SoC的設(shè)計(jì)方法,特別是對(duì)片上總線(xiàn)以及設(shè)計(jì)語(yǔ)言進(jìn)行了研究和探索.在視頻處理系統(tǒng)的研究中,本文在特定算法研究的基礎(chǔ)上,設(shè)計(jì)了一款基于數(shù)據(jù)流的MPEG-4視頻解碼器,該解碼器具有控制簡(jiǎn)單、硬件開(kāi)銷(xiāo)小等優(yōu)點(diǎn);如果從視頻處理的共性出發(fā),本

3、文所設(shè)計(jì)的體系結(jié)構(gòu)還可以使用在其他標(biāo)準(zhǔn)的視頻處理中.概括起來(lái),本文的工作貢獻(xiàn)包括以下方面:1.提出了一種優(yōu)化的系統(tǒng)設(shè)計(jì)方案.根據(jù)視頻處理特點(diǎn)和應(yīng)用系統(tǒng)特點(diǎn),合理的進(jìn)行了任務(wù)分配和模塊劃分,降低了解碼算法的實(shí)現(xiàn)復(fù)雜性和VLSI實(shí)現(xiàn)的成本.2.在分析了視頻處理的持續(xù)性、相關(guān)性、周期性等特征的基礎(chǔ)上,提出了優(yōu)化的數(shù)據(jù)存儲(chǔ)結(jié)構(gòu)和總線(xiàn)調(diào)度策略.3.在SystemC和Verilog混合仿真方面做了一些有益的探索.4.設(shè)計(jì)了一個(gè)適用于MPEG-4視頻

4、解碼的IP核.該IP核針對(duì)ASP@MPEG-4解碼過(guò)程的特點(diǎn),在系統(tǒng)結(jié)構(gòu)設(shè)計(jì)、功能模塊設(shè)計(jì)上進(jìn)行了優(yōu)化設(shè)計(jì).論文主要由兩部分組成:第一部分是有關(guān)SoC設(shè)計(jì)的問(wèn)題.首先作者介紹了SoC設(shè)計(jì)中所面臨的一般性問(wèn)題,詳細(xì)介紹了SystemC的結(jié)構(gòu)、仿真機(jī)制以及設(shè)計(jì)方法學(xué).第二部分是有關(guān)MPEG-4視頻解碼器設(shè)計(jì)方面的問(wèn)題.在簡(jiǎn)單介紹多媒體信息處理的特點(diǎn)以及設(shè)計(jì)相關(guān)處理的難點(diǎn)的基礎(chǔ)上,論文將工作重點(diǎn)放在ASP@MPEG-4視頻解碼器的體系結(jié)構(gòu)設(shè)計(jì)