基于樹形向量解壓縮器降低測(cè)試數(shù)據(jù)量的研究.pdf

1、為了保證集成電路產(chǎn)品的質(zhì)量,測(cè)試是必不可少的一個(gè)環(huán)節(jié),然而被測(cè)電路的日益復(fù)雜和高度集成使得測(cè)試越來(lái)越困難,測(cè)試代價(jià)越來(lái)越高。為了降低測(cè)試成本,需要把使電路變得易測(cè)的目標(biāo)納入設(shè)計(jì)規(guī)范。通過(guò)添加硬件或者改變電路結(jié)構(gòu),使所設(shè)計(jì)的電路易于測(cè)試,即進(jìn)行可測(cè)性設(shè)計(jì)。全掃描測(cè)試是最有效和流行的可測(cè)性設(shè)計(jì)技術(shù)之一。全掃描測(cè)試技術(shù)將時(shí)序電路的測(cè)試產(chǎn)生問(wèn)題轉(zhuǎn)化為組合電路的測(cè)試產(chǎn)生問(wèn)題,降低了測(cè)試生成的復(fù)雜度,并提高了故障覆蓋率。但是,測(cè)試應(yīng)用時(shí)間、測(cè)試數(shù)據(jù)

2、量和測(cè)試功耗都大大增加。
　　 目前,人們提出了許多方法以降低掃描測(cè)試的費(fèi)用。BAST(BIST-Aided ScanTest)技術(shù)被提出來(lái)以減少測(cè)試激勵(lì)數(shù)據(jù)量和測(cè)試應(yīng)用時(shí)間。該測(cè)試結(jié)構(gòu)通過(guò)使用偽隨機(jī)測(cè)試向量生成器(PRPG)和多輸入信號(hào)分析器(MISR),降低了測(cè)試激勵(lì)數(shù)據(jù)量,節(jié)省自動(dòng)測(cè)試設(shè)備(ATE)中的存儲(chǔ)資源。BAST掃描結(jié)構(gòu)中還包含有翻轉(zhuǎn)控制塊,解碼塊和X屏蔽塊。其中翻轉(zhuǎn)控制塊的作用是解決偽隨機(jī)測(cè)試生成與自動(dòng)測(cè)試向量生

3、成器(ATPG)生成的測(cè)試向量中有沖突的確定位。當(dāng)ATPG生成的測(cè)試向量所含的確定位較多時(shí),BAST偽隨機(jī)生成的測(cè)試向量與ATPG可能有較多的沖突位需要翻轉(zhuǎn),每翻轉(zhuǎn)一次都需要一個(gè)周期的時(shí)間,因而增加了測(cè)試周期,測(cè)試數(shù)據(jù)的壓縮率也必然會(huì)降低。另外,BAST結(jié)構(gòu)絕大部分采用偽隨機(jī)的測(cè)試向量,要降低測(cè)試功耗比較困難。
　　 針對(duì)BAST中的缺點(diǎn),本文設(shè)計(jì)了一個(gè)樹形解壓縮器。該解壓縮器僅由異或門組成,以完全二叉樹的形式展開。該解壓縮器的

4、少數(shù)輸出端需要大部分的輸入端確定,而且該結(jié)構(gòu)對(duì)其輸出值的確定關(guān)系類似于掃描鏈中確定位的分布概率,降低測(cè)試過(guò)程中需要翻轉(zhuǎn)的次數(shù),降低了測(cè)試數(shù)據(jù)量,從而降低了存儲(chǔ)在ATE中的數(shù)據(jù)量和測(cè)試需要的外接引腳,達(dá)到了降低測(cè)試費(fèi)用的目的。
　　 針對(duì)該結(jié)構(gòu)本文提出了相適應(yīng)的算法,該算法對(duì)ATPG的測(cè)試向量進(jìn)行編碼求解,盡可能使該解壓縮器的輸出與ATPG測(cè)試向量中確定位的沒(méi)有沖突。如果匹配過(guò)程中,對(duì)ATPG中的某一個(gè)測(cè)試向量無(wú)法得到解,那么算法