基于分塊編碼的SoC測試數(shù)據(jù)壓縮方法研究.pdf

1、SoC技術(shù)的出現(xiàn)，給超大規(guī)模集成電路VLSI的設(shè)計帶來了一場革命，它通過復(fù)用大量具有自主知識產(chǎn)權(quán)(IP)的芯核，極大地縮短了開發(fā)周期，加快了產(chǎn)品上市速度，提高了芯片的產(chǎn)量。隨著SoC技術(shù)的發(fā)展，芯片的集成度迅速提高，芯片測試的復(fù)雜性和測試數(shù)據(jù)量隨之激增，而傳統(tǒng)的ATE的存儲空間、工作頻率以及帶寬卻非常有限，這使得SoC測試面臨著測試時間過長、測試難度和測試成本急劇增加等諸多方面問題。 目前解決這類問題的一種行之有效的方法是運(yùn)用測

2、試數(shù)據(jù)壓縮技術(shù)，該技術(shù)的運(yùn)用能夠達(dá)到簡化測試實(shí)施過程、減少測試實(shí)施時間以及降低測試成本的目的。 為了充分發(fā)揮測試集中無關(guān)位多且各測試向量所包含的無關(guān)位數(shù)量差異大的特點(diǎn)，本文提出了一種新穎的基于變長數(shù)據(jù)塊相關(guān)性統(tǒng)計方法，以測試向量為單位，運(yùn)用統(tǒng)計和數(shù)據(jù)塊相關(guān)性的思想，先確定向量的參考數(shù)據(jù)塊，再利用它與該向量中數(shù)據(jù)塊的相關(guān)性進(jìn)行壓縮。各向量的參考數(shù)據(jù)塊長度相互獨(dú)立，且同時具有和該向量中數(shù)據(jù)塊相關(guān)性頻率最高以及用其對向量進(jìn)行編碼得到的

3、位數(shù)最少的特點(diǎn)。該方案運(yùn)用對不同測試向量分而治之的策略，突破了在整個測試集范圍內(nèi)操作所受的限制。同大部分現(xiàn)有方法相比，該方法更有效地壓縮了測試集，且硬件解壓結(jié)構(gòu)也較簡單，具有較好的適用性。 本文隨后提出了一種基于連續(xù)及非連續(xù)長度塊編碼方法，該方法從提高碼字利用率出發(fā)，是一種新的固定長度編碼方法。將測試集看成若干個連續(xù)‘0’序列和‘1’序列，將長度超過被選擇的長度k的序列看成連續(xù)塊，利用一個定長的k位二進(jìn)制編碼表示該塊的長度信息：

4、同時，創(chuàng)新性的對短序列進(jìn)行了處理，即連續(xù)長度不足k位的序列，按一定的策略被劃為非連續(xù)塊，并且不對其進(jìn)行編碼。該策略有效地減小了編碼中序列長度變化大帶來的影響，避免了用長碼字替換短序列的情況。同時本方案減小了使用前、后綴形式編碼的復(fù)雜性，所以其編碼及解碼過程簡單，具有簡單的通訊協(xié)議。文中對ISCAS.89標(biāo)準(zhǔn)電路原測試集以及差分預(yù)處理后的測試集進(jìn)行了實(shí)驗，結(jié)果表明本方案能獲得較高的壓縮率，并通過設(shè)計的硬件解壓結(jié)構(gòu)能順利還原成原始數(shù)據(jù)，是一