三相電能質(zhì)量信號發(fā)生器的設(shè)計(jì)與研究.pdf

1、根據(jù)電能質(zhì)量信號發(fā)生器的設(shè)計(jì)要求，提出了以2H橋級聯(lián)逆變器作為主電路拓?fù)浣Y(jié)構(gòu)，并針對這一拓?fù)浣Y(jié)構(gòu)選擇三角載波移相PWM控制作為控制策略。利用仿真軟件MATLAB對主電路和控制電路進(jìn)行了仿真研究。驗(yàn)證結(jié)果表明2H橋級聯(lián)逆變電路的五電平輸出，改善了輸出波形，并且減少了波形中的諧波含量，為輸出各種電能質(zhì)量信號波形奠定了基礎(chǔ)。
　　 在理論分析和仿真研究的基礎(chǔ)上，完成了電能質(zhì)量信號發(fā)生器的硬件設(shè)計(jì)。硬件設(shè)計(jì)包括主電路設(shè)計(jì)，主控芯片外圍設(shè)

2、計(jì)，驅(qū)動電路設(shè)計(jì)，濾波電路設(shè)計(jì)等。為了滿足設(shè)計(jì)要求，對主電路中的24個(gè)功率開關(guān)管進(jìn)行控制，采用DSP和FPGA作為主控芯片很好地解決了多路輸出的問題。這種方式既能利用DSP的高速運(yùn)算能力和FPGA的I/O口眾多等優(yōu)點(diǎn)。
　　 軟件設(shè)計(jì)部分主要包括FPGA軟件設(shè)計(jì)、DSP軟件設(shè)計(jì)兩部分。FPGA軟件設(shè)計(jì)負(fù)責(zé)完成四列移相的三角載波模塊、數(shù)據(jù)鎖存模塊、死區(qū)發(fā)生模塊、PWM信號發(fā)生模塊、控制模塊、數(shù)據(jù)選擇模塊等。FPGA的軟件編寫運(yùn)用V

3、erilog HDL語言在Libero開發(fā)環(huán)境中實(shí)現(xiàn)，并且利用ModelSim仿真軟件對各個(gè)模塊進(jìn)行功能性驗(yàn)證。驗(yàn)證結(jié)果表明每個(gè)模塊都滿足設(shè)計(jì)要求。DSP軟件設(shè)計(jì)中包括初始化設(shè)計(jì)、捕獲中斷程序設(shè)計(jì)、各種波形的PWM生成程序設(shè)計(jì)。
　　 在完成系統(tǒng)軟硬件設(shè)計(jì)后，對電能質(zhì)量信號發(fā)生器的試驗(yàn)樣機(jī)進(jìn)行調(diào)試、實(shí)驗(yàn)并記錄各種波形。實(shí)驗(yàn)結(jié)果表明，所設(shè)計(jì)的電能質(zhì)量信號發(fā)生器成功地發(fā)生了各種電能質(zhì)量信號波形，和傳統(tǒng)的發(fā)生器相比較，在輸出信號波形和