目標(biāo)識(shí)別雷達(dá)頻域脈沖壓縮技術(shù)FPGA設(shè)計(jì)研究.pdf

1、脈沖壓縮雷達(dá)是對(duì)發(fā)射信號(hào)的回波進(jìn)行相關(guān)處理，具有較強(qiáng)的抗干擾能力，有效地解決了雷達(dá)作用距離和距離分辨力之間的矛盾，是實(shí)現(xiàn)雷達(dá)高分辨力的主要方法。
　　選用DSP器件通過軟件編程的方式實(shí)現(xiàn)脈沖壓縮算法不僅速度慢，而且延時(shí)大效率也不高。采用硬件實(shí)現(xiàn)脈沖壓縮能減少脈沖壓縮系統(tǒng)的功耗并提高提高其處理能力。本文基于FPGA器件，采用VHDL和Verilog HDL硬件描述語(yǔ)言，以頻域的方式實(shí)現(xiàn)線性調(diào)頻信號(hào)的數(shù)字脈沖壓縮處理，包括系統(tǒng)架構(gòu)設(shè)計(jì)

2、、方案改進(jìn)、論證及仿真、算法實(shí)現(xiàn)以及測(cè)試。
　　本文首先概述了雷達(dá)數(shù)字脈沖壓縮系統(tǒng)的主要研究?jī)?nèi)容、關(guān)鍵技術(shù)及其發(fā)展趨勢(shì)，介紹了數(shù)字脈沖壓縮系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)的要求，以及線性調(diào)頻脈沖信號(hào)和相位編碼信號(hào)的基本原理及其數(shù)字脈沖壓縮技術(shù)的實(shí)現(xiàn)方法，并將兩者實(shí)現(xiàn)脈沖壓縮的性能進(jìn)行比較，選用線性調(diào)頻信號(hào)實(shí)現(xiàn)脈沖壓縮，以及通過旁瓣抑制的方法提高了雷達(dá)目標(biāo)識(shí)別的能力，并基于MATLAB進(jìn)行仿真驗(yàn)證；隨后根據(jù)數(shù)字系統(tǒng)結(jié)構(gòu)化設(shè)計(jì)的思想對(duì)脈沖壓縮系統(tǒng)進(jìn)行功

3、能模塊的劃分，采用標(biāo)準(zhǔn)浮點(diǎn)格式的數(shù)據(jù)作為系統(tǒng)的輸入，通過調(diào)用FFT IP CORE實(shí)現(xiàn)脈沖壓縮，并按模塊對(duì)脈沖壓縮設(shè)計(jì)的各部分的原理及實(shí)現(xiàn)方法進(jìn)行詳細(xì)的介紹，對(duì)主要模塊進(jìn)行仿真；再者是總結(jié)數(shù)字脈沖壓縮的實(shí)現(xiàn)途徑，對(duì)脈沖壓縮系統(tǒng)進(jìn)行改進(jìn)，采用分時(shí)復(fù)用蝶型結(jié)構(gòu)的設(shè)計(jì)思想改進(jìn)數(shù)字脈沖壓縮，采用時(shí)域抽取的FFT算法實(shí)現(xiàn)脈沖壓縮處理，采用自定義浮點(diǎn)格式、流水線結(jié)構(gòu)、乒乓存儲(chǔ)以及改進(jìn)的基2蝶型運(yùn)算單元，每一級(jí)運(yùn)算處理單元也采用流水結(jié)構(gòu)，混序結(jié)構(gòu)采用