基于OR1200通用FPGA快速原型的搭建.pdf

1、本文以變頻控制芯片的研發(fā)為項目背景，提出了基于OR1200內(nèi)核的SOC芯片系統(tǒng)級設(shè)計方案，旨在縮短整個SOC芯片的設(shè)計與驗證周期，降低企業(yè)前期的設(shè)計投入。本設(shè)計一方面完成了SOC芯片系統(tǒng)架構(gòu)設(shè)計，對該芯片的核心模塊進行設(shè)計和驗證，另一方面搭建了該芯片的FPGA快速原型驗證平臺，完成了對該芯片的原型驗證及設(shè)計優(yōu)化。
　　 首先，作者介紹了軟硬件協(xié)同驗證技術(shù)的發(fā)展狀況與優(yōu)點，在此基礎(chǔ)上提出了基于FPGA的系統(tǒng)原型驗證的設(shè)計流程，實現(xiàn)

2、了從SOC到Altera FPGA的移植，并且詳細介紹了Altera CycloneⅡ FPGA的架構(gòu)與片上資源。接著，提出了SOC芯片的系統(tǒng)架構(gòu)設(shè)計方案，包括：OR1200微處理器、Wishbone總線設(shè)計規(guī)范以及SOC芯片的片上資源，同時提出了SOC芯片的地址分配方案。然后，根據(jù)設(shè)計要求完成了主要模塊的設(shè)計工作，即Wishbone總線IP核和UARTIP核，并且對其進行了仿真驗證。最后，根據(jù)FPGA原型驗證流程，搭建了該SOC芯片的

3、原型系統(tǒng)的驗證平臺，完成了硬件設(shè)計優(yōu)化和軟件設(shè)計環(huán)境的搭建兩個方面的工作，并在此基礎(chǔ)上完成了SOC系統(tǒng)基本的FPGA系統(tǒng)原型驗證。通過驗證表明所設(shè)計的SOC系統(tǒng)完全滿足設(shè)計規(guī)范的要求。
　　 本課題主要完成基于FPGA快速原型平臺的設(shè)計與實現(xiàn)，構(gòu)建以O(shè)R1200微處理器為核心，包含軟硬件平臺的嵌入式SOC系統(tǒng)。硬件系統(tǒng)以開源32位RISC核及Wishbone總線為主干，將仿真驗證過的模塊逐個加入到OR1200嵌入式系統(tǒng)中。然后在

4、FPGA上進行驗證。軟件部分包括交叉編譯環(huán)境的建立，經(jīng)交叉編譯工具最后生成可執(zhí)行程序下載到內(nèi)存中。最后在Altera的DE2開發(fā)板上驗證系統(tǒng)能否穩(wěn)定運行。
　　 本文的主要貢獻為提出了基于OR1200的SOC芯片的設(shè)計方案，完成了Wishbone總線IP模塊和UART IP模塊等電路模塊的設(shè)計：搭建了該芯片的FPGA快速原型驗證平臺；作者較好地解決了設(shè)計中涉及到的諸多技術(shù)難點，如：Wishbone總線和UART IP模塊的RTL