基于FPGA的WX基帶通信芯片原型驗(yàn)證.pdf

1、近十年，有賴于半導(dǎo)體工藝技術(shù)的飛速發(fā)展，EDA——電子設(shè)計(jì)自動(dòng)化(Electronic Design Automation)技術(shù)和VLSI——超大規(guī)模集成電路(Very Large Scale Integration)技術(shù)的推廣和普及十分迅速，將一個(gè)或多個(gè)CPU單元以及功能部件集成在單個(gè)芯片上已經(jīng)不再是什么夢(mèng)想，我們現(xiàn)在通常將這種單個(gè)的集成芯片稱之為SOC——片上系統(tǒng)(System On Chip)。
　　SOC的整個(gè)開(kāi)發(fā)過(guò)程當(dāng)中

2、一般由用戶通過(guò)硬件描述語(yǔ)言定義整個(gè)系統(tǒng)，然后通過(guò)仿真工具進(jìn)行仿真驗(yàn)證，仿真驗(yàn)證通過(guò)后設(shè)計(jì)人員會(huì)將設(shè)計(jì)源代碼或者設(shè)計(jì)版圖交給半導(dǎo)體芯片制造商進(jìn)行流片[1]。然而，摩爾定律指出，驗(yàn)證的復(fù)雜程度是與芯片的面積的平方成正比的，芯片單位面積容量每隔18個(gè)月增加一倍，驗(yàn)證的復(fù)雜程度每隔6-9個(gè)月也就會(huì)翻一番。為了解決SOC驗(yàn)證過(guò)程中的這個(gè)困難，必須進(jìn)一步優(yōu)化方案，軟硬件協(xié)同驗(yàn)證是當(dāng)今SOC驗(yàn)證的主要手段，與以往單純?cè)谲浖h(huán)境下模擬、流片后測(cè)試不同，

3、基于此項(xiàng)技術(shù)，軟件模塊能夠在硬件設(shè)備上高速運(yùn)行[2]。例如，軟件環(huán)境下模擬1s鐘的時(shí)序行為可能要5-6個(gè)小時(shí)，在FPGA上就只是實(shí)實(shí)在在的1s鐘，差距是顯而易見(jiàn)的，但同時(shí)大規(guī)模集成電路設(shè)計(jì)向FPGA的移植過(guò)程，就目前來(lái)來(lái)看，效率不高也不夠智能，仍有很多問(wèn)題需要解決。
　　基于以上問(wèn)題，本文研究的主要內(nèi)容就是基于FPGA的SOC驗(yàn)證過(guò)程中系統(tǒng)集成、代碼移植、環(huán)境搭建過(guò)程中的自動(dòng)化方案，文章將結(jié)合我再中科院計(jì)算所基帶芯片原型驗(yàn)證的實(shí)際