面向FPGA的OR1200軟核微處理器的優(yōu)化.pdf

1、當今的FPGA廠商已經在為其客戶提供可配置的軟核微處理器，并可以下載到它們的FPGA產品當中。這種帶有軟核微處理器的FPGA具有更大的靈活性和更強的性能。OR1200是完全免費并且開放源代碼的32位軟核微處理器，雖然它是為專用集成電路而優(yōu)化設計的，但也可以在 FPGA中下載實現(xiàn)。本文的目標就是對軟核微處理器 OR1200的核心進行多方面的優(yōu)化，使其更適合在 FPGA中實現(xiàn)，且實現(xiàn)時占用更少的資源，具有更高的時鐘頻率。
　　本文首先

2、為OR1200核心的優(yōu)化做了一些準備工作，并設置了軟件環(huán)境。接著以Altera公司的FPGA器件Cyclone EP1C12Q240C8為目標器件，對OR1200核心的進行了七個方面的優(yōu)化，其中數(shù)據(jù)通路進行了三個方面的優(yōu)化，分別從代碼，通用寄存器組和流程控制類指令的數(shù)據(jù)通路方面進行了改進。在內部邏輯方面進行了4方面的優(yōu)化，重點優(yōu)化了Mux（多路選擇器）邏輯。
　　優(yōu)化后，OR1200核心的所消耗的LE（邏輯單元）數(shù)減少了1382個