2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題(含答案詳解+作文范文)_第1頁(yè)
已閱讀1頁(yè),還剩69頁(yè)未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、隨著數(shù)字信號(hào)處理技術(shù)及通信技術(shù)的發(fā)展,系統(tǒng)對(duì)模數(shù)轉(zhuǎn)換器(ADC)的性能要求也越來(lái)越高。在流水線ADC中,采樣時(shí)鐘的精度是影響流水線ADC性能的重要因素之一。本文基于Chartered0.18μm,1.8V CMOS mixedsignal工藝,研究并設(shè)計(jì)了一款應(yīng)用于14位分辨率、100MSPS轉(zhuǎn)換速率流水線ADC中的時(shí)鐘穩(wěn)定電路,并完成其版圖設(shè)計(jì)。
   首先闡述了時(shí)鐘信號(hào)定義及時(shí)鐘抖動(dòng)對(duì)流水線ADC性能的影響,隨后研究基于鎖相

2、環(huán)以及基于延遲鎖相環(huán)的時(shí)鐘穩(wěn)定電路基本原理,并分析了它們的優(yōu)缺點(diǎn)。在此基礎(chǔ)上,提出本文設(shè)計(jì)的時(shí)鐘穩(wěn)定電路架構(gòu)。
   基于延遲鎖相環(huán)原理,設(shè)計(jì)了一款應(yīng)用于高性能流水線ADC中的低抖動(dòng)時(shí)鐘穩(wěn)定電路,包括時(shí)鐘輸入電路、占空比調(diào)整電路以及時(shí)鐘產(chǎn)生電路的設(shè)計(jì)。在電路設(shè)計(jì)中,采用時(shí)鐘合成電路對(duì)輸入時(shí)鐘及反饋時(shí)鐘進(jìn)行相位合成,從而消除了由于采用鑒頻鑒相器帶來(lái)的相位積累效應(yīng);采用連續(xù)時(shí)間積分器實(shí)現(xiàn)時(shí)鐘占空比檢測(cè),并輸出控制信號(hào)以調(diào)整占空比,從

3、而消除了傳統(tǒng)電荷泵檢測(cè)中由電荷泵充放電電流和電荷泵開(kāi)關(guān)引入的誤差;采用施密特觸發(fā)器增加時(shí)鐘上升沿和下降沿的陡峭度;在時(shí)鐘占空比調(diào)整中,固定輸入時(shí)鐘的上升沿而只調(diào)節(jié)其下降沿,以提高時(shí)鐘精度并降低設(shè)計(jì)難度。最后給出了整個(gè)電路的版圖設(shè)計(jì)。
   利用Cadence Spectre仿真軟件對(duì)設(shè)計(jì)的時(shí)鐘穩(wěn)定電路進(jìn)行仿真驗(yàn)證,仿真結(jié)果表明,電路可以在200ns以內(nèi)快速鎖定占空比,精度為50%±10-9%。電路可以將占空比為20%~80%的輸

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論