流水線ADC中高精度采樣保持電路及MDAC的設(shè)計(jì).pdf

1、盡管越來越多的信號(hào)處理模塊轉(zhuǎn)移到數(shù)字域?qū)崿F(xiàn)，模數(shù)轉(zhuǎn)數(shù)換(ADC)作為聯(lián)系模擬世界與高效數(shù)字處理領(lǐng)域的紐帶，是混合信號(hào)處理系統(tǒng)中不可或缺的組成模塊。為了更高的集成度，對(duì) ADC與數(shù)字處理模塊在同一主流 CMOS工藝硅片上的物理實(shí)現(xiàn)有極大的需求。
　　深亞微米工藝使得數(shù)字電路以更小的面積、更低的功耗和更高的處理頻率實(shí)現(xiàn)，與工藝進(jìn)步給數(shù)字電路帶來利好的情境不同，短溝道器件低的本征增益和小的電源電壓給模擬電路的設(shè)計(jì)提出了更高的挑戰(zhàn)，為了滿

2、足系統(tǒng)精度和速度的要求不得不尋求新的系統(tǒng)方案和電路結(jié)構(gòu)。
　　流水線ADC由若干低精度子ADC級(jí)聯(lián)而成，以基于運(yùn)算放大器(OPAMP)的開關(guān)電容電路(SC)為核心，是實(shí)現(xiàn)高速高精度ADC的首選結(jié)構(gòu)。本論文詳細(xì)研究了短溝道 CMOS工藝、低電源電壓下流水線 ADC設(shè)計(jì)存在的一些非理想因素和重難點(diǎn)，研究成果如下：
　　1)研究了一種新型的4+4+4+3-bit流水線ADC，減小了信號(hào)處理時(shí)延；
　　2)設(shè)計(jì)實(shí)現(xiàn)了采用嵌套式

3、增益增強(qiáng)技術(shù)的運(yùn)算放大器。通過精心設(shè)計(jì)主運(yùn)放和輔助運(yùn)放帶寬的關(guān)系，保證運(yùn)放大帶寬的同時(shí)，獲得了極高的增益，典型工藝角下前仿真證實(shí)運(yùn)放的開環(huán)直流增益超過90dB，單位增益帶寬達(dá)到4.75GHz，相位裕度為55°；
　　3)基于運(yùn)放共享技術(shù)，實(shí)現(xiàn)采樣保持(S/H)電路和第一級(jí)相乘-數(shù)模轉(zhuǎn)換器(MDAC)合并，取代專用的S/H運(yùn)放，避免了采保運(yùn)放功率消耗大、引入額外噪聲的缺點(diǎn)；
　　4)相鄰兩級(jí)多比特流水線子線運(yùn)放共享，進(jìn)一步降低