流水線ADC中高精度采樣保持電路及MDAC的設計.pdf

1、盡管越來越多的信號處理模塊轉(zhuǎn)移到數(shù)字域?qū)崿F(xiàn)，模數(shù)轉(zhuǎn)數(shù)換(ADC)作為聯(lián)系模擬世界與高效數(shù)字處理領域的紐帶，是混合信號處理系統(tǒng)中不可或缺的組成模塊。為了更高的集成度，對 ADC與數(shù)字處理模塊在同一主流 CMOS工藝硅片上的物理實現(xiàn)有極大的需求。
　　深亞微米工藝使得數(shù)字電路以更小的面積、更低的功耗和更高的處理頻率實現(xiàn)，與工藝進步給數(shù)字電路帶來利好的情境不同，短溝道器件低的本征增益和小的電源電壓給模擬電路的設計提出了更高的挑戰(zhàn)，為了滿

2、足系統(tǒng)精度和速度的要求不得不尋求新的系統(tǒng)方案和電路結(jié)構(gòu)。
　　流水線ADC由若干低精度子ADC級聯(lián)而成，以基于運算放大器(OPAMP)的開關電容電路(SC)為核心，是實現(xiàn)高速高精度ADC的首選結(jié)構(gòu)。本論文詳細研究了短溝道 CMOS工藝、低電源電壓下流水線 ADC設計存在的一些非理想因素和重難點，研究成果如下：
　　1)研究了一種新型的4+4+4+3-bit流水線ADC，減小了信號處理時延；
　　2)設計實現(xiàn)了采用嵌套式

3、增益增強技術的運算放大器。通過精心設計主運放和輔助運放帶寬的關系，保證運放大帶寬的同時，獲得了極高的增益，典型工藝角下前仿真證實運放的開環(huán)直流增益超過90dB，單位增益帶寬達到4.75GHz，相位裕度為55°；
　　3)基于運放共享技術，實現(xiàn)采樣保持(S/H)電路和第一級相乘-數(shù)模轉(zhuǎn)換器(MDAC)合并，取代專用的S/H運放，避免了采保運放功率消耗大、引入額外噪聲的缺點；
　　4)相鄰兩級多比特流水線子線運放共享，進一步降低