基于NiO阻變存儲(chǔ)器電學(xué)性能提升的研究.pdf

1、隨著英特爾將半導(dǎo)體工藝器件尺寸推進(jìn)到22nm的商用階段,Flash存儲(chǔ)器已接近其物理尺寸的極限,其面臨著無(wú)法克服的發(fā)展瓶頸。而在各種新型的非揮發(fā)性存儲(chǔ)器當(dāng)中,阻變存儲(chǔ)器以其單元結(jié)構(gòu)簡(jiǎn)單、高穩(wěn)定性、功耗低,等優(yōu)點(diǎn)得到了廣泛的研究,被認(rèn)為是下一代非揮發(fā)性存儲(chǔ)器的有力競(jìng)爭(zhēng)者。
　　 本文從目前RRAM研究存在的問(wèn)題出發(fā),通過(guò)對(duì)基于NiO薄膜的阻變單元進(jìn)行摻雜和快速熱退火等手段,結(jié)合AFM、XRD和半導(dǎo)體參數(shù)分析儀等測(cè)試結(jié)果,試圖尋找到

2、提升阻變單元電學(xué)性能的途徑。綜合分析測(cè)試結(jié)果后,可以得出:
　　 (1)在下電極Pt和阻變層NiO之間沉積一層5nm厚的Ti薄膜后,構(gòu)成Pt/Ti/NiO/Pt的阻變單元,其reset電流降低至12mA左右,較Pt/NiO/Pt單元降低了15mA。但是通過(guò)對(duì)操作電壓的對(duì)比發(fā)現(xiàn),引入Ti的阻變單元的操作電壓并沒(méi)有明顯的改變。
　　 (2)分別使用快速熱退火和直流磁控濺射的方法,構(gòu)建了Pt/NiO/TiO2/Pt的疊層阻變單

3、元。由于使用快速熱退火方法生成的TiO2薄膜較薄,并沒(méi)有明顯改善單元的reset電流,但是TiO2薄膜起到了引導(dǎo)層的作用,優(yōu)化了單元的操作電壓的分布。而使用磁控濺射法制備的疊層單元?jiǎng)t將reset電流降低至6mA左右。
　　 (3)在Pt/NiO/Pt單元中,當(dāng)set過(guò)程中當(dāng)限流為1mA時(shí),雖然可以得到17mA左右的reset電流,但是此時(shí)單元的阻變特性不穩(wěn)定,會(huì)出現(xiàn)無(wú)法set的過(guò)程,即使在多次掃描下重新出現(xiàn)set過(guò)程,在其后的r