運算放大器及其陣列低功耗設計研究.pdf

1、本文從單一運放和放大器陣列兩個層次，研究供電電壓不變時、保持放大器高速性能的低功耗設計方法。并引入FOM(figure of merit)值的概念，作為衡量功耗效率的指標。
　　單一運放層次，對高速運算放大器的性能指標“單位增益帶寬”和“相位裕度”進行詳細的分析，進而引出高速運放的低功耗設計方法，這種設計方法可以為運算放大器陣列提供設計運算放大器的流程。運算放大器的功耗可以分成兩個主要部分考慮：第一個部分是確保單位增益帶寬高頻位置

2、時消耗的功耗Pbasic，這是保持放大器高速性能的基本功耗，在供電電壓不變時不可能大幅降低；第二個部分是為了確保高速運算放大器有足夠大相位裕度而提高第二極點位置時消耗的功耗Psec。通過分析可以證明，實現(xiàn)相同單位增益帶寬、相同相位裕度的情況下，第二極點的位置是相同的，但不同運算放大器結(jié)構(gòu)實現(xiàn)相同Psec時對功耗的需求有很大不同。于是引出了供電電壓不變時高速運放的低功耗設計思想：通過選取低功耗的電路結(jié)構(gòu)，實現(xiàn)高速運算放大器功耗的有效降低。

3、基于TSMC0.18um1P6MCMOS工藝模型，采用Cadence仿真工具，設計了一個單位增益帶寬960MHz、低頻開環(huán)增益81.42dB、相位裕度72°的高速高增益運算放大器，在1.8V供電電壓條件下整體電路功耗為17.34mW，達到了預期的設計要求。
　　放大器陣列層次是本文研究的重點和亮點，將單個運放閉環(huán)系統(tǒng)與放大器陣列進行對比，通過對兩個閉環(huán)系統(tǒng)的頻率特性進行分析，引出兩個系統(tǒng)的功耗需求分析。放大器陣列將閉環(huán)系統(tǒng)的放大倍

4、數(shù)分配給子系統(tǒng)，這樣子系統(tǒng)對運算放大器單位增益帶寬的要求由子系統(tǒng)放大倍數(shù)和極限頻率f0決定，大大降低了對運算放大器高速性能的需求，每個放大器功耗顯著降低。通過推理還可以證明：在實現(xiàn)相同信號處理速度、相同最大放大倍數(shù)的情況下，放大器陣列所有子系統(tǒng)放大器功耗之和小于單運放閉環(huán)系統(tǒng)放大器的功耗。另外，陣列設計能根據(jù)閉環(huán)系統(tǒng)放大倍數(shù)的變化合理優(yōu)化放大器陣列組合方式，使不工作的子系統(tǒng)處于掉電狀態(tài)，大大提高了功耗的利用效率，使電路整體功耗降低50％