低壓低功耗全擺幅CMOS運(yùn)算放大器設(shè)計(jì)與仿真.pdf

1、近年來(lái)，以電池作為電源的電子產(chǎn)品得到廣泛使用，迫切要求采用低電壓的模擬電路來(lái)降低功耗，所以低電壓、低功耗模擬電路設(shè)計(jì)技術(shù)正成為研究的熱點(diǎn)。在低壓工作下，CMOS運(yùn)放信號(hào)的動(dòng)態(tài)范圍減小，信噪比（Signal to Noise Ratio，SNR）降低。為了擴(kuò)大信號(hào)的動(dòng)態(tài)范圍，低電壓運(yùn)放通常需要輸入輸出的信號(hào)范圍能達(dá)到全擺幅（rail-to-rail）。然而晶體管的閾值電壓（threshold voltage）不會(huì)隨著電源電壓等比例降低，解

2、決閾值電壓對(duì)電源電壓和輸入信號(hào)的受限問(wèn)題變得十分重要。 本文設(shè)計(jì)了一種實(shí)用的電平位移（Level-Shifting）電路，為運(yùn)放的輸入級(jí)提供了良好的電平位移。整個(gè)電路采用CSMC0.5μ m工藝Level49的參數(shù)模型進(jìn)行設(shè)計(jì)，輸入級(jí)采用了NMOS管和PMOS管并聯(lián)的互補(bǔ)差動(dòng)輸入對(duì)結(jié)構(gòu)；中間級(jí)采用適合低電壓工作的低壓寬擺幅共源共柵（Cascode）結(jié)構(gòu)；輸出級(jí)采用傳統(tǒng)的甲類(lèi)放大器來(lái)得到軌至軌（rail-to-rail）的輸出；頻

3、率補(bǔ)償電路通過(guò)把補(bǔ)償電容置于共源共柵器件的源級(jí)和輸出結(jié)點(diǎn)之間，獲得了高頻的零點(diǎn)和極點(diǎn)分裂；基于與電源無(wú)關(guān)的偏置結(jié)構(gòu)，設(shè)計(jì)了運(yùn)放的偏置電路，為運(yùn)放提供了穩(wěn)定的偏置電壓和偏置電流。 用HSPICE軟件對(duì)所設(shè)計(jì)的電路進(jìn)行了仿真。在1.3V的工作電源下，運(yùn)算放大器的共模輸入電壓范圍和輸出電壓擺幅基本上達(dá)到了全擺幅，并能獲得106dB的低頻開(kāi)環(huán)電壓增益，5.2MHz單位增益帶寬，55°的相位裕度；運(yùn)放的電源抑制比為93dB，對(duì)運(yùn)放的電源波