高性能偽隨機(jī)數(shù)發(fā)生器的設(shè)計(jì).pdf_第1頁
已閱讀1頁，還剩50頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、本論文設(shè)計(jì)了一種高性能偽隨機(jī)數(shù)發(fā)生器。本設(shè)計(jì)作為SoC芯片加密系統(tǒng)的重要組成部分，能夠?yàn)镈ES、AES等加密算法提供高性能的偽隨機(jī)數(shù)密鑰，從而保證SoC系統(tǒng)加密部分的可靠性。
　　本論文采用純數(shù)字方式生成種子。之后采用偏置糾正技術(shù)對種子進(jìn)行處理，均衡隨機(jī)序列中0和1出現(xiàn)的概率。最后，采用MD5(Message-DigestAlgorithm5)散列算法或可選的LFSR(LinearFeedbackShiftRegister)方式來

2、增強(qiáng)序列的隨機(jī)性。同時(shí)，偽隨機(jī)數(shù)的生成速率可以通過配置偏置糾正模塊的異或級數(shù)寄存器或者M(jìn)D5模塊的壓縮比寄存器來實(shí)現(xiàn)。接口部分基于AHB協(xié)議編寫，可以作為IP復(fù)用于基于ARM核的嵌入式系統(tǒng)中。
　　本設(shè)計(jì)首先通過VERILOGHDL對系統(tǒng)進(jìn)行硬件描述；其次，利用仿真工具VCS和調(diào)試工具VERDI進(jìn)行系統(tǒng)的功能前仿真，F(xiàn)PGA模型進(jìn)行功能后仿真；再次，通過國際標(biāo)準(zhǔn)測試集NIST(NationalInstituteofStandard

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論