高速低成本可重構(gòu)FFT處理器的設(shè)計與實現(xiàn).pdf

1、可重構(gòu)計算技術(shù)是一個新興的研究領(lǐng)域,其硬件結(jié)構(gòu)可以根據(jù)需要重新配置。它結(jié)合了通用處理器和專用處理器(ASIC)的優(yōu)點,既有通用處理器的靈活性也有類似于ASIC-樣高效的硬件電路實現(xiàn)。目前,大多數(shù)可重構(gòu)計算技術(shù)都是研究的基于現(xiàn)場可編程門陣列器件(FPGA)的重構(gòu)系統(tǒng),它能以較少的硬件資源實現(xiàn)較復雜的邏輯電路功能,在提高系統(tǒng)執(zhí)行速度的同時又顯著地降低系統(tǒng)成本。 快速傅里葉變換(FFT)作為數(shù)字信號處理強有力的工具,已被廣泛地應用于各

2、類信號分析、無線通信和頻譜估計等領(lǐng)域。由于在不同應用場合需要處理的數(shù)據(jù)點數(shù)不同,為使FFT。處理器具有一定的可重構(gòu)性,支持功能切換的需求,研究如何在不增加資源浪費的基礎(chǔ)上更快速、更靈活地實現(xiàn)FFT處理器的重構(gòu)具有重要的意義。部分重構(gòu)技術(shù)可使可重構(gòu)計算系統(tǒng)對可重構(gòu)邏輯器件上的指定計算資源進行獨立地配置,而不影響器件上其余部分的功能。利用部分可重構(gòu)技術(shù)實現(xiàn)可重構(gòu)FFT處理器,可以有效地提高資源利用率和重構(gòu)速度,改進系統(tǒng)性能。 本論文

3、運用部分可重構(gòu)技術(shù)設(shè)計并實現(xiàn)了一款基于FPGA的可重構(gòu)FFT處理器,該處理器能夠根據(jù)需要完成不同點數(shù)的FFT運算。首先,通過閱讀國內(nèi)外的文獻,掌握了可重構(gòu)系統(tǒng)的設(shè)計思想和FFT的基本概念和原理,確定了實現(xiàn)設(shè)計方案時所采用的FFT算法和處理器硬件結(jié)構(gòu)；其次,在分析FPGA器件結(jié)構(gòu)特點、現(xiàn)有FFT算法基礎(chǔ)上,對FFT處理器的結(jié)構(gòu)設(shè)計進行了深入地研究工作。以部分可重構(gòu)性為目標,提出了一種新型的、適合重構(gòu)的FFT處理器結(jié)構(gòu)(該結(jié)構(gòu)可針對從32點

4、到1024點等不同點數(shù)的信號進行FFT處理);然后,在模塊化設(shè)計方法學的基礎(chǔ)上,確定了該FFT處理器的整體結(jié)構(gòu),并對其進行了固定模塊和可重構(gòu)功能模塊的劃分,完成了各模塊的設(shè)計；接下來,按照基于模塊的部分可重構(gòu)設(shè)計流程,完成了本文提出的具有可重構(gòu)結(jié)構(gòu)的FFT處理器的設(shè)計和實現(xiàn),實現(xiàn)了FFT處理器的部分重構(gòu)功能,提高系統(tǒng)資源的利用率,減少重構(gòu)配置時間；最后,在Xilinx Virtex-II Pro FPGA上完成實驗。實驗結(jié)果表明,相比X