深亞微米VLSI電源-地線網(wǎng)絡信號完整性主要問題的算法研究.pdf

1、隨著深亞微米/超深亞微米技術的發(fā)展，對高性能、低功耗IC設計的需求與日俱增。高性能、低功耗IC設計的特點使得晶體管特征尺寸越來越小、芯片功能越來越復雜、電源供電電壓越來越低。這些新的特點造成電源/地線網(wǎng)絡規(guī)模巨大且結構復雜，因此電源/地線信號完整性成為當前深亞微米集成電路物理設計中一個引人注目的關鍵問題。 電源/地線網(wǎng)中的信號完整性問題主要由以下噪聲源引起：IR-drop、Ldi/dt-drop、LC振蕩、地反彈和電遷移效應，這

2、些效應導致電路開關速度降低，甚至電路功能失效，芯片壽命減短。因此，電源信號完整性的研究對芯片能實現(xiàn)正確的功能有著及其重要的作用： (1)判斷芯片中產(chǎn)生邏輯錯誤或邏輯功能失效的具體位置預測芯片的性能； (2)為版圖設計中布局布線的優(yōu)化奠定基礎，提高整個芯片的性能。 目前對電源/地線網(wǎng)絡的分析驗證主要存在以下困難： (1)電源/地線網(wǎng)絡規(guī)模巨大，有數(shù)百萬到上億個頂點規(guī)模，目前現(xiàn)有的專門的分析工具根本不可能完成

3、全芯片的分析； (2)網(wǎng)絡存在多個非線性開關器件，導致電源/地線網(wǎng)絡為非線性網(wǎng)絡，增加了分析的難度； (3)網(wǎng)絡中電壓和電流的分布依賴于處理器的指令，為動態(tài)值。 所以，尋找新的分析方法成為目前電源/地線網(wǎng)絡研究的熱點。目前，電源/地線網(wǎng)絡分析主要是在求解速度、計算精度和CPU占用內(nèi)存三方面進行折。本課題圍繞以下幾個方面展開具體工作： 1.在VLSI電源/地線網(wǎng)絡物理拓撲結構的基礎上，研究了引起電源/地線網(wǎng)

4、絡中的信號完整性問題的噪聲源和電源/地線網(wǎng)絡分析和設計的關鍵問題，研究了電源/地線網(wǎng)絡等效模型的建構。 2.總結了國內(nèi)外主要的電源/地線網(wǎng)絡的分析方法并且比較了各種方法的優(yōu)缺點，可求解節(jié)點數(shù)和計算速度等。分析了目前分析電源/地線網(wǎng)絡的信號完整性主要的幾種方法存在的缺陷。研究了電源/地線網(wǎng)絡的壓縮和分割的方法，提出了有效的網(wǎng)絡壓縮的方法，加快分析時的計算速度。 3.研究了電源/地線網(wǎng)絡方程組超大規(guī)模稀疏矩陣的存儲方法，提出

5、采用行索引的一維稀疏存儲結構對電源/地線網(wǎng)絡的大規(guī)模稀疏系數(shù)矩陣進行壓縮處理，僅存儲了系數(shù)矩陣中的非零元素，無需存儲零元素，減小了內(nèi)存的需要，提高了計算速度的提高。 4.在壓縮存儲的基礎上，針對網(wǎng)絡本身的特點，提出了改進式Krylov-Subspace迭代算法，將BCG與BiCGStab算法引入電源/地線網(wǎng)絡的分析中，并取得了很好的計算結果。實驗數(shù)據(jù)表明本文算法適用于分析規(guī)模日益增大的微處理器中的電源/地線網(wǎng)絡的靜態(tài)和瞬態(tài)的分析

6、。 5.深入研究了隨機游走算法在電源/地線網(wǎng)絡中的應用，對電源/地線網(wǎng)絡進行了靜態(tài)分析進行了大量的模擬。提出了利用網(wǎng)絡的拓撲的特點，將電源/地線網(wǎng)絡簡化和壓縮，加快了超大規(guī)模電路的靜態(tài)分析速度。在瞬態(tài)分析中，針對隨機游走算法中的缺點，提出部分隨機游走方法；根據(jù)在電源/地線網(wǎng)絡瞬態(tài)分析中隨機游走算法具有區(qū)域特性，提出分塊計算；提出新的游走結束判定方法和提出鏈表加速方法。實驗結果證明改進隨機游走算法完全可以應用于VLSI或ULSI的