基于FPGA的USB數(shù)據(jù)加解密系統(tǒng).pdf

1、USB存儲介質(zhì)以其方便快捷、大容量、便于攜帶等特點得到廣泛使用，這也導(dǎo)致客觀上存在USB 存儲介質(zhì)中數(shù)據(jù)丟失泄露的風(fēng)險。信息加密技術(shù)是應(yīng)對這種風(fēng)險的最基本、最核心的技術(shù)措施和理論基礎(chǔ)。
　　 對數(shù)據(jù)可以進行軟件加密也可以進行硬件加密，硬件加密因其高可靠性和高速性越來越得到重視。用FPGA器件進行硬件加密具有全硬件電路、可自行更新密碼算法模塊的優(yōu)點，本系統(tǒng)硬件以Altera公司的CyclonII系列芯片EP2C8Q208C8為核心

2、，分別通過CY7C68013與上位機、CH376與USB存儲介質(zhì)通信。
　　 本系統(tǒng)的目的是用FPGA實現(xiàn)AES算法從而對數(shù)據(jù)進行有效加密。AES即高級數(shù)據(jù)加密標(biāo)準(zhǔn)，是事實上的國際標(biāo)準(zhǔn)，并且AES算法全免費公開，基于該算法的密碼產(chǎn)品已得到廣泛應(yīng)用，因此對它的研究具有很強的現(xiàn)實意義。AES算法主要包括三個方面：輪變化、圈數(shù)和密鑰擴展。本系統(tǒng)選擇算法輸入為128bit，密鑰長度128bit。
　　 用Nr表示對一個數(shù)據(jù)分組加

3、密的輪數(shù)，每輪都需要一個與輸入分組具有相同長度的擴展密鑰。通常來說外部輸入的加密密鑰K 長度都是有限的，所以需要在算法中引入一個密鑰擴展模塊，原始密鑰擴展經(jīng)過密鑰擴展得到更長的比特串，獲得算法中各輪的所需的加密/解密密鑰，本文對加解密模塊中的控制部分和密鑰擴展部分做了比較詳細(xì)的說明。
　　 本文討論了AES算法的基本原理、算法結(jié)構(gòu)和工作流程；設(shè)計了系統(tǒng)工作平臺，它由硬件層、固件層、軟件層三部分共同構(gòu)成，給出了其硬件、軟件開發(fā)環(huán)境