超深亞微米超大規(guī)模集成電路層次化SI物理設(shè)計(jì)流程的應(yīng)用.pdf

1、隨著集成電路規(guī)模的不斷增大，IC設(shè)計(jì)對(duì)現(xiàn)有的EDA軟件提出了更高要求，尤其是對(duì)后端的布局布線軟件；當(dāng)設(shè)計(jì)達(dá)到一定規(guī)模時(shí)，物理上的層次化設(shè)計(jì)不可避免的要被用到；在90nm或90nm以下的設(shè)計(jì)中，由于物理幾何尺寸越來(lái)越小，信號(hào)完整性問(wèn)題也是一個(gè)重要的話題；而本文探討的正是結(jié)合兩者的層次化(hierarchy)物理設(shè)計(jì)的信號(hào)完整性(SI--Signal Integrity)的問(wèn)題。本文的工作重點(diǎn)是結(jié)合Synopsys公司的扁平設(shè)計(jì)信號(hào)完整性流

2、程(FDFSI：Flattening Physical DesignFlow with SI)的特點(diǎn)，對(duì)Synopsys的層次化物理設(shè)計(jì)流程(HDF：HierarchicalPhysical Design Flow without SI)進(jìn)行了改進(jìn)，發(fā)展出新的層次化信號(hào)完整性的物理設(shè)計(jì)流程(HDFSI：Hierarchical Physical Design Flow with SignalIntegrity)。
　　 本文探討

3、了SI的一些基本問(wèn)題。對(duì)扁平化物理設(shè)計(jì)而言，對(duì)信號(hào)完整性收斂產(chǎn)生不利影響的主要有以下幾個(gè)因素：互連耦合電容引起的串?dāng)_噪聲(Crosstalk)、電流流過(guò)電源/地網(wǎng)絡(luò)產(chǎn)生的直流電壓降(Voltage IR Drop)，電流密度過(guò)高引起的電遷移(Electro Migration)，以及其它一些相關(guān)于芯片制造的問(wèn)題(天線效應(yīng)，金屬填充)。其中，對(duì)于深亞微米集成電路影響最大的是互連耦合電容引起的串?dāng)_。而在層次化物理設(shè)計(jì)中，由于其特殊性，EDA

4、軟件通常在頂層將子模塊看成是黑盒子，因此，布線引擎、優(yōu)化引擎(修復(fù)SI問(wèn)題)和時(shí)序分析引擎看不見底層的狀況，而在低層也看不見頂層的狀況，所以，層次化物理設(shè)計(jì)主要解決的信號(hào)完整性問(wèn)題集中在靠近/跨越子模塊邊界的信號(hào)線之間的耦合電容引起的串?dāng)_。
　　 本文的組織如下：首先介紹了影響信號(hào)完整性的各種因素和設(shè)計(jì)的不同階段，信號(hào)完整性的解決方案；然后重點(diǎn)介紹了Synopsys公司的90nm或90nm以下的超大規(guī)模設(shè)計(jì)中層次化信號(hào)完整性(h