

版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、分類(lèi)號(hào)泫尚碩士學(xué)爰。罨位論文題目:深亞微米工藝下DSP地址總線低功耗設(shè)計(jì)研究英文并列題目:—A—StudyofDSPAddressBusesLowpower——!!鯉g塾i!墮!!E曼墜墮坐地盟望密級(jí)研究生:董越專(zhuān)業(yè):讓篁墊應(yīng)用撞盔研究方向:篡盛電路讓篁扭l直助退讓導(dǎo)帥:指導(dǎo)小組成員須文波教授學(xué)位授予L]期:地』:立答辯委員會(huì)主席:垂固江南大學(xué)江南大學(xué)碩士學(xué)位論文AbstractInDeepSubmicron,thePowerconsu
2、mptiononBuseshasbecomethemostpredominantfactorinthecircuitryDSPtechnologyisoneofthemostimportantofbasisdigitaltechnologyDSPintegrateisadigitalsignalprocessorIthasanespecialbusstructure————HarvardArchitectureDSP,whichhasS
3、HchBusesstructure,hasseparatedaddressBusesanddataBusesGenerallybecauseaddressBuseswireiSlongerthecapacitanceofaddressBusesiSbigger;asaresult,powerdissipationonaddressBusesislargerTherefore,Busesencodingmethodisbmughtforw
4、ard,whichdecreasetheaddressBusesdynamicpowereffectuallybyreducingthenumberoftheaddressBusestransitionsIt’STI’STMS320(224XseriesofaddressBusesthatWasregardedasanalyticobjectinthisthesisByanalyzedandcalculatedcarefullyfurE
5、lectricalwireParametersandElectricalwireModel,aElectricalwireLumpedRCModelandcalculatingexpressionsofPowerconsumptionandDelaywereadvanced,whichWassuitableLowpowerconsumptionstudyAneducedconelusionWasnlakenthatElectricalw
6、irehadtobeDrivenline。afterCrosstalkandDelayproblemsWasstudiedinDeepSubmicronInthemeantime,addressBuseshadtobeencodedteduceBusestransitionsfurLowPowerconsumptionandDelayASegmentedGrayEncodingmethodWasadvancedbasedontradit
7、ionalGrayEncodingmethod,aftercomparingsomeBusesencodingmethodsforLowPowerItnotonlyhadsolvedtheproblemthatMemoryaddresswassegmented,butalsohadkepttheBusessegmentfixedlywhichWastransiteduselesslyintraditionalGrayEncodingme
8、thod,SOBusesPowerconsumptionWasdecreasedgreatly11lePowerconsumptionandDelayofjudgmentcircuitencodingcircuitanddecodingcircuitintheSegmentedGrayEncodingmethodWasanalyzedandcalculateddetailedMeanwhiletheBusesPowerinvarious
9、situationsinthismethodWasanalyzed,andwascomparedwithtraditionalGrayEncodingmethodinequivalentsituationAsaresult,theSegmentedGrayEncodingmethodwasprovedcorrectlyandeffectivelyTheuseoftheSOftdesignenvironmentM0dleSimwasill
10、ustratedsimplyFromcreatingprojectdocumenttowaveformanalysis,thekeyjudgmentcircuitintheSegmentedGrayEncodingmethodwasValidatedandemulatedAt山eendallcontentSweresummarized。andsomeadvicesweregiventoproceedingdeeDresearchesof
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 超深亞微米工藝下基于UPF的低功耗設(shè)計(jì)方法.pdf
- 深亞微米高速低功耗SRAM的設(shè)計(jì).pdf
- 深亞微米集成電路的低功耗設(shè)計(jì).pdf
- 深亞微米SCoC芯片的低功耗物理設(shè)計(jì).pdf
- 超深亞微米SOC芯片的低功耗后端設(shè)計(jì).pdf
- DSP片上總線低功耗編碼的研究與設(shè)計(jì).pdf
- DSP低功耗設(shè)計(jì)技術(shù).pdf
- DSP系統(tǒng)低功耗設(shè)計(jì).pdf
- 深亞微米工藝下的單元時(shí)序建模研究.pdf
- 深亞微米工藝下的Memory建庫(kù)技術(shù)研究.pdf
- 總線及OCN互連低功耗設(shè)計(jì)方法研究.pdf
- 總線及ocn互連低功耗設(shè)計(jì)方法研究
- 總線低功耗編碼技術(shù).pdf
- 深亞微米CMOS工藝下高速流水線ADC的研究與設(shè)計(jì).pdf
- 基于深亞微米工藝的IP設(shè)計(jì)技術(shù)研究.pdf
- 超深亞微米工藝下互連線串?dāng)_及其影響研究.pdf
- 深亞微米工藝下耦合互連線的時(shí)延分析.pdf
- 總線低功耗編碼算法研究及其物理設(shè)計(jì).pdf
- 研究在深亞微米技術(shù)下ESD防護(hù)設(shè)計(jì)策略.pdf
- 地址總線,字長(zhǎng),內(nèi)存容量,尋址范圍 之間的計(jì)算
評(píng)論
0/150
提交評(píng)論