龍芯RTL Verilog到C翻譯器的設計與實現(xiàn).pdf_第1頁
已閱讀1頁，還剩48頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、Verilog硬件描述語言(IEEE Standard Verilog Hardware Description Language)為電子系統(tǒng)各階段的建立提供統(tǒng)一的形式符號。在IC設計中，使用Verilog編寫寄存器級描述(RTL)對目標系統(tǒng)建立行為級模型后，對RTL進行大量的軟件仿真不僅可以及早發(fā)現(xiàn)潛在的邏輯錯誤，而且能夠對目標系統(tǒng)的性能進行初步評估。 目前，使用商業(yè)仿真軟件成為IC設計工程師們的首選，但商業(yè)仿真軟件由于成本

2、過高、使用環(huán)境復雜等局限性，不適用于性能分析和系統(tǒng)評測等一般應用。對于一般應用，有針對性的開發(fā)專有的仿真軟件不僅可以節(jié)約成本、簡化仿真環(huán)境，還能提高仿真速度。 本文的研究工作主要是針對特殊的語法語義，設計并實現(xiàn)RTL Verilog到C的翻譯器，并以此翻譯器為基礎進行高級語言生成式仿真。文中首先詳細描述了該翻譯器前端的分析流程，分別討論了每個階段使用的重要數(shù)據(jù)結構和算法，然后描述了翻譯器后端代碼生成的過程，提出仿真簡化模型，并給

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論