已閱讀1頁，還剩82頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、處理器設計和實現(xiàn)屬于高復雜度和高科技含量的核心技術(shù)，一向都只為少數(shù)幾個國家的少數(shù)幾個公司和實驗室所掌握。在這樣的一種背景下，探索并總結(jié)出一套處理器設計和實現(xiàn)的合理方案，就顯得意義重大。本文正是試圖完成這樣一個工作。 本文從研究一個32位RISC處理器的流水線設計方案入手，首先通過分析指令的具體行為反推出一個流水線整體設計方案，然后解決引入流水線帶來的結(jié)構(gòu)相關(guān)，數(shù)據(jù)相關(guān)和控制相關(guān)，再通過引入cache和TLB來達到通過一個流水周期
2、完成訪存操作的目的。通過對處理器前端的PC(程序計數(shù)器)模塊，分支預測模塊，取指和譯碼模塊等作出設計調(diào)整，并引入寄存器重命名，ROQ(重排序隊列)，BRQ(分支轉(zhuǎn)移隊列)以及發(fā)射隊列等模塊，將設計過渡到超標量階段，并給出完整的超標量設計框圖。整個設計過程遵循由簡單到復雜、逐步增加功能模塊和逐步求精的原則。在此基礎(chǔ)上，給出了一個32位流水線RISC處理器的RTL實現(xiàn)方案。這包括內(nèi)存模塊的實現(xiàn)細節(jié)、CPU模塊內(nèi)部各部分的實現(xiàn)細節(jié)以及內(nèi)存與C
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于32位RISC體系結(jié)構(gòu)的微處理器設計與研究.pdf
- 面向空間應用的容錯RISC處理器體系結(jié)構(gòu)研究.pdf
- 基于多處理器雙總線體系結(jié)構(gòu)的設計與實現(xiàn).pdf
- 網(wǎng)絡處理器軟件體系結(jié)構(gòu)研究與實現(xiàn).pdf
- 用于WCET靜態(tài)分析的RISC處理器體系結(jié)構(gòu)建模方法研究.pdf
- PIC微控制器中RISC處理器體系結(jié)構(gòu)研究及其簡化模型的設計.pdf
- RISC處理器中IMMU的設計與實現(xiàn).pdf
- 基于PowerPC體系結(jié)構(gòu)X型微處理器整數(shù)單元的設計與實現(xiàn).pdf
- 基于FPGA的32位RISC處理器設計與實現(xiàn).pdf
- 32位RISC微處理器的設計與實現(xiàn).pdf
- 基于RISC的微處理器研究與設計.pdf
- 基于FPGA的32位RISC微處理器的設計與實現(xiàn).pdf
- 分片式流處理器體系結(jié)構(gòu).pdf
- 基于RISC處理器的低功耗設計與研究.pdf
- 多線程處理器體系結(jié)構(gòu)模擬器的設計和實現(xiàn).pdf
- 基于fpga risc 結(jié)構(gòu)8位微處理器的設計與仿真
- 高可靠處理器體系結(jié)構(gòu)研究.pdf
- 基于網(wǎng)絡處理器的NAT-PT網(wǎng)關(guān)體系結(jié)構(gòu).pdf
- 傳輸觸發(fā)體系結(jié)構(gòu)處理器的軟件流水.pdf
- 網(wǎng)絡處理器并行體系結(jié)構(gòu)研究與性能改進.pdf
評論
0/150
提交評論