已閱讀1頁，還剩64頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、該文描述并分析了高速低噪聲鎖相時鐘發(fā)生器的設(shè)計.時鐘發(fā)生器是許多通信系統(tǒng)和高速數(shù)字系統(tǒng)的重要組成部分,它的優(yōu)劣將直接影響系統(tǒng)的性能.論文首先介紹了時鐘發(fā)生器的體系結(jié)構(gòu),概述了最為常用的鎖相時鐘發(fā)生器的組成單元,然后討論并分析了鎖相環(huán)路的小信號特性、瞬態(tài)特性以及噪聲特性.在設(shè)計中,為了在深亞微米工藝下達到高速和低噪聲兩個目標,論文中采用了合理的電路結(jié)構(gòu),并提出了一些改進性能的實用技巧.例如,減小電荷泵中開關(guān)非理想效應的方法,以及VCO的版
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- FPGA內(nèi)嵌200MHz低噪聲鎖相環(huán)時鐘發(fā)生器.pdf
- 電荷泵鎖相環(huán)時鐘發(fā)生器的噪聲分析與設(shè)計.pdf
- 基于延遲鎖相環(huán)的時鐘發(fā)生器設(shè)計.pdf
- CMOS鎖相環(huán)時鐘發(fā)生器的設(shè)計與研究.pdf
- 高速ADC時鐘發(fā)生器的設(shè)計與實現(xiàn).pdf
- 高速展頻時鐘發(fā)生器的研究與設(shè)計.pdf
- 應用于時鐘發(fā)生器的延遲鎖相環(huán)的設(shè)計.pdf
- 單片集成時鐘發(fā)生器的設(shè)計.pdf
- 基于數(shù)字鎖相環(huán)的低功耗時鐘發(fā)生器設(shè)計.pdf
- 電荷泵鎖相環(huán)時鐘發(fā)生器的研究與設(shè)計.pdf
- 用于CMOS圖像傳感器內(nèi)時鐘發(fā)生器的鎖相環(huán)設(shè)計.pdf
- CMOS PLL時鐘發(fā)生器的研究和設(shè)計.pdf
- 應用于時鐘發(fā)生器的通用鎖相環(huán)硬IP核設(shè)計.pdf
- 基于usb2.0的電荷泵鎖相環(huán)時鐘發(fā)生器的設(shè)計
- 高精度多相時鐘發(fā)生器研究與設(shè)計.pdf
- 高速低噪聲鎖相時鐘恢復電路研究.pdf
- 一種采用鎖相環(huán)技術(shù)的800MHz CMOS時鐘發(fā)生器設(shè)計.pdf
- 一種用于DisplayPort標準的擴頻時鐘發(fā)生器設(shè)計.pdf
- 低噪聲的鎖相環(huán)時鐘產(chǎn)生電路設(shè)計.pdf
- 頻譜擴展技術(shù)及其在PC時鐘發(fā)生器中的應用.pdf
評論
0/150
提交評論