4GSPS任意波形發(fā)生器時鐘模塊設計.pdf

1、任意波形發(fā)生器作為電子測試領域廣泛使用的信號源，包括了波形合成模塊、輸出調理模塊、時鐘模塊、接口模塊等部分。時鐘模塊主要作用是為波形合成過程提供采樣時鐘，以及保證波形合成過程中各部分同步工作。
　　本文圍繞“4GSPS任意波形發(fā)生器”的時鐘模塊展開研究，針對4GSPS采樣率和通道偏差精密控制的要求，設計了雙通道偏差可精調的寬帶精密可變時鐘模塊，主要研究內容如下：
　　1.時鐘模塊需求分析。針對4GSPS任意波形發(fā)生器項目的指

2、標要求，結合波形合成方案，確定了1GHz-2GHz頻率可調范圍、±1kHz精度、100Hz分辨率、輸出頻率為2GHz時的相位噪聲小于-76dBc/Hz@10kHz以及輸出功率不超出9dBm-15dBm范圍的采樣時鐘要求。結合通道偏差精密控制方案，確定了-1ns到+1ns調節(jié)范圍，10ps分辨率的時鐘偏差精調要求。
　　2.時鐘模塊方案設計。針對采樣時鐘的頻率相關指標要求，研究了現(xiàn)代頻率合成技術，結合DDS分辨率高、捷變速度快和PL

3、L輸出頻率范圍大的優(yōu)點，設計了DDS激勵PLL的寬帶精密可變時鐘生成方案；針對時鐘通道獨立/同步以及外部時鐘可選擇的功能要求，設計了時鐘源切換方案；針對時鐘偏差調節(jié)的指標要求，通過比較幾種偏差調節(jié)的方法，設計了延遲線調節(jié)時鐘偏差的方案。
　　3.時鐘模塊硬件設計。結合時鐘頻率相關指標要求和DDS激勵PLL的寬帶精密可變時鐘生成方案，選擇以AD9912和ADF4351為核心芯片，設計了時鐘生成電路。結合時鐘源切換方案，使用模擬開關和

4、時鐘分配芯片設計了時鐘源切換電路。結合時鐘偏差精密調節(jié)方案，選擇延遲線芯片SY100EP196V作為延遲單元，設計了時鐘偏差調節(jié)電路。
　　4.時鐘模塊驅動程序設計。按照功能的劃分，分別分析了時鐘生成、時鐘源切換、時鐘偏差精密調節(jié)的驅動程序設計流程。
　　經(jīng)過測試，輸出的時鐘信號頻率可調范圍為1GHz-2GHz，頻率精度小于±1kHz，分辨率100Hz，輸出頻率為2GHz時的相位噪聲優(yōu)于-83dBc/Hz@10kHz，輸出功