AES算法在移動(dòng)存儲(chǔ)加密系統(tǒng)中的硬件設(shè)計(jì).pdf

1、移動(dòng)存儲(chǔ)器的廣泛使用使得數(shù)據(jù)的轉(zhuǎn)移和攜帶更加方便，但也不可避免的帶來了數(shù)據(jù)安全隱患。即使設(shè)置了類似訪問口令這樣的邏輯密鑰，要想破解也不是件難事。 因此一個(gè)完整的數(shù)據(jù)加解密系統(tǒng)應(yīng)該具備安全可靠的密碼認(rèn)證機(jī)制和數(shù)據(jù)加解密算法并通過硬件來實(shí)現(xiàn)。 本文分析了AES算法的基本原理、設(shè)計(jì)原則，算法結(jié)構(gòu)，及其安全性，總結(jié)了該算法抵抗現(xiàn)有攻擊的能力。重點(diǎn)對(duì)AES 算法的硬件設(shè)計(jì)作了詳細(xì)地分析，主要內(nèi)容有： 1.確定了實(shí)現(xiàn)方案以及

2、關(guān)鍵技術(shù)，在比較了常用的結(jié)構(gòu)后，采用了適合高速并行實(shí)現(xiàn)AES加、解密算法的結(jié)構(gòu)－內(nèi)外混合的流水線結(jié)構(gòu)，并給出了總體的設(shè)計(jì)框圖。 由于流水線結(jié)構(gòu)不適用于反饋模式，為了達(dá)到較高的運(yùn)算速度，該系統(tǒng)使用的是電碼本模式（ECB）的工作方式； 2.對(duì)各個(gè)子模塊的設(shè)計(jì)分別予以詳細(xì)分析，結(jié)合算法本身和FPGA的特點(diǎn)，采用查表法優(yōu)化處理了字節(jié)代換運(yùn)算，列混合運(yùn)算和密鑰擴(kuò)展運(yùn)算。同時(shí)，考慮到應(yīng)用環(huán)境的不同，本設(shè)計(jì)支持?jǐn)?shù)據(jù)分組為128比特，密