FPGA快速配置結(jié)構(gòu)及抗輻照電路設(shè)計與實現(xiàn).pdf

1、現(xiàn)場可編程門陣列(FieldProgrammableGateArray，F(xiàn)PGA)的可編程特性使得FPGA相對于ASIC在電路調(diào)試和可重構(gòu)計算方面有很大的優(yōu)勢。但是隨著FPGA規(guī)模的不斷增大，配置時間也越來越長，且由于其基于SRAM的結(jié)構(gòu)使得FPGA容易發(fā)生單粒子翻轉(zhuǎn)效應(yīng)造成電路邏輯錯誤。因此如何加快FPGA的配置過程和抗輻照功能已經(jīng)成為重要研究課題。
　　針對上述問題，本文提出了一種適于FPGA芯片快速配置和重構(gòu)的快速配置電路結(jié)

2、構(gòu)，并在FDP2009-Ⅱ-SOPCFPGA芯片里設(shè)計實現(xiàn)。相比于傳統(tǒng)的配置結(jié)構(gòu)，本文提出的快速配置結(jié)構(gòu)支持細(xì)粒度配置，有效地減小系統(tǒng)配置和重構(gòu)時間。該電路采用SMIC0.13μmCMOS工藝設(shè)計，芯片的總面積為4.5mm×6.3mm，配置電路面積為1.7mm2。測試結(jié)果表明，配置電路能夠正確的完成數(shù)據(jù)配置功能，芯片配置時間大大縮短。
　　其次，利用快速配置結(jié)構(gòu)的細(xì)粒度配置特性，本文分別基于循環(huán)冗余碼校驗和錯誤檢驗和糾正校驗原理提