FPGA快速配置結(jié)構(gòu)及抗輻照電路設計與實現(xiàn).pdf_第1頁
已閱讀1頁，還剩72頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領

文檔簡介

1、現(xiàn)場可編程門陣列(FieldProgrammableGateArray，F(xiàn)PGA)的可編程特性使得FPGA相對于ASIC在電路調(diào)試和可重構(gòu)計算方面有很大的優(yōu)勢。但是隨著FPGA規(guī)模的不斷增大，配置時間也越來越長，且由于其基于SRAM的結(jié)構(gòu)使得FPGA容易發(fā)生單粒子翻轉(zhuǎn)效應造成電路邏輯錯誤。因此如何加快FPGA的配置過程和抗輻照功能已經(jīng)成為重要研究課題。
　　針對上述問題，本文提出了一種適于FPGA芯片快速配置和重構(gòu)的快速配置電路結(jié)

2、構(gòu)，并在FDP2009-Ⅱ-SOPCFPGA芯片里設計實現(xiàn)。相比于傳統(tǒng)的配置結(jié)構(gòu)，本文提出的快速配置結(jié)構(gòu)支持細粒度配置，有效地減小系統(tǒng)配置和重構(gòu)時間。該電路采用SMIC0.13μmCMOS工藝設計，芯片的總面積為4.5mm×6.3mm，配置電路面積為1.7mm2。測試結(jié)果表明，配置電路能夠正確的完成數(shù)據(jù)配置功能，芯片配置時間大大縮短。
　　其次，利用快速配置結(jié)構(gòu)的細粒度配置特性，本文分別基于循環(huán)冗余碼校驗和錯誤檢驗和糾正校驗原理提

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論