一種帶寬自適應(yīng)分配的數(shù)字復(fù)接技術(shù).pdf

1、數(shù)字復(fù)接，也叫做數(shù)字復(fù)用，即多路信號(hào)在同一條信道中，同時(shí)傳輸，互相不干擾。目前常用的方法是，發(fā)送端：將多路低速碼流，按照時(shí)分復(fù)用的方式，合并為一路高速碼流進(jìn)行傳輸；接收端：將高速碼流還原為多路低速碼流。擴(kuò)大了信道傳輸容量，提高了傳輸效率。 數(shù)字復(fù)接技術(shù)最早應(yīng)用于市話中繼，后來(lái)在通信系統(tǒng)中廣泛應(yīng)用。近年來(lái)，隨著廣播通信的全面數(shù)字化，數(shù)字復(fù)接技術(shù)有了新的發(fā)展。針對(duì)不同的應(yīng)用背景，有很多不同的復(fù)接方式。選擇一種合適的復(fù)接方式，對(duì)提高整

2、個(gè)通信系統(tǒng)的傳輸效率是十分重要的。 本課題是針對(duì)專(zhuān)用的信息傳輸，例如飛行器的通信系統(tǒng)，飛行器將自己的各種狀態(tài)信息和圖像信息傳回地面，這兩類(lèi)數(shù)字信號(hào)除了帶寬不同外，各路信號(hào)要求的傳輸時(shí)延也不相同。在對(duì)這兩路信號(hào)進(jìn)行復(fù)接時(shí)，要根據(jù)這兩路信號(hào)的不同傳輸特點(diǎn)進(jìn)行復(fù)接。 本文的主要工作包括： 本論文根據(jù)課題背景要求，針對(duì)待復(fù)接的兩個(gè)分路信號(hào)在帶寬和傳輸延遲上的不同，探索性能最優(yōu)的復(fù)接方式，求取傳輸效率、電路資源占用等各方面

3、，達(dá)到合理技術(shù)指標(biāo)。 確定技術(shù)方案，完成系統(tǒng)功能模塊的劃分，系統(tǒng)主要分為復(fù)接、解復(fù)接器，其中復(fù)接器：由碼速調(diào)整電路和合路單元組成；解復(fù)接器包括：同步電路、緩沖模塊、分接單元和碼速調(diào)整電路。針對(duì)每個(gè)模塊及功能電路，本論文利用Altera公司的QuartusII軟件環(huán)境，采用Verilog HDL語(yǔ)言，完成了各模塊及功能電路建模，并在Modelsim環(huán)境下，完成了各個(gè)模塊電路功能的仿真，并將復(fù)接器和解復(fù)接器連接起來(lái)，完成了對(duì)整個(gè)復(fù)接

4、解復(fù)接系統(tǒng)的功能測(cè)試。 本論文還完成了硬件電路設(shè)計(jì)，主要功能電路利用一片F(xiàn)PGA來(lái)完成，電路設(shè)計(jì)還包括電源系統(tǒng)，串口接口，USB接口等。設(shè)計(jì)了PCB板，完成電路安裝與調(diào)試。 本論文完成了本復(fù)接解復(fù)接系統(tǒng)模擬測(cè)試，分別將復(fù)接器和解復(fù)接器的Verilog HDL程序下載到兩個(gè)FPGA中，并編寫(xiě)串口和USB接口程序，讓兩個(gè)FPGA與電腦進(jìn)行通信，模擬數(shù)據(jù)的收發(fā)端。在發(fā)送數(shù)據(jù)端，兩臺(tái)電腦同時(shí)向復(fù)接器發(fā)送數(shù)據(jù)，接收端的兩臺(tái)電腦能分

5、別收到發(fā)送數(shù)據(jù)端兩臺(tái)電腦的數(shù)據(jù)。驗(yàn)證了復(fù)接解復(fù)接系統(tǒng)在功能上是可行的。理論上，由于復(fù)接器合路單元帶寬為10M，只要復(fù)接端各分路碼率之和小于9.6875Mbps，該復(fù)接解復(fù)接系統(tǒng)都不會(huì)發(fā)生緩沖區(qū)溢出，最大數(shù)據(jù)延遲不超過(guò)0.2080ms。 本論文根據(jù)實(shí)際的應(yīng)用背景，自主研究出了一種各分路帶寬自適應(yīng)分配，并且最大傳輸延遲可調(diào)的數(shù)字復(fù)接解復(fù)接系統(tǒng)，并通過(guò)FPGA在硬件上實(shí)現(xiàn)，與電腦相連進(jìn)行了系統(tǒng)聯(lián)調(diào)，驗(yàn)證了本設(shè)計(jì)方案的可行性。也說(shuō)明本設(shè)