2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題（含答案詳解+作文范文）_第1頁(yè)
已閱讀1頁(yè)，還剩67頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶(hù)提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、專(zhuān)用集成電路(ASIC)是面向特定用戶(hù)、具有特定用途的芯片。根據(jù)廠方要求,本文設(shè)計(jì)了一種具有地址學(xué)習(xí)功能的遙控解碼芯片,并給出了具體設(shè)計(jì)過(guò)程。整個(gè)設(shè)計(jì)過(guò)程分為前端和后端兩大部分。
　　前端為電路設(shè)計(jì),在軟件 MAX+plusII中,根據(jù)“自頂向下”的設(shè)計(jì)方法,從整個(gè)芯片的功能要求出發(fā),將芯片劃分為同步信號(hào)變換、原始數(shù)據(jù)恢復(fù)、同步信號(hào)檢測(cè)、地址學(xué)習(xí)、輸出邏輯控制等功能模塊。對(duì)各模塊進(jìn)行了具體的電路設(shè)計(jì),尤其對(duì)地址學(xué)習(xí)功能模塊提出了一

2、些設(shè)計(jì)巧妙的電路結(jié)構(gòu),并進(jìn)一步由各個(gè)模塊構(gòu)建整個(gè)電路,實(shí)現(xiàn)整個(gè)芯片的功能。對(duì)其中的主要模塊和整體芯片電路給出了仿真波形進(jìn)行功能驗(yàn)證。后端為版圖設(shè)計(jì),在cadence軟件中,采用標(biāo)準(zhǔn)單元設(shè)計(jì)法,根據(jù)廠家給定的0.6um N阱硅柵CMOS工藝,完成了前端電路中所用到的各個(gè)單元的版圖設(shè)計(jì),芯片總體版圖采用手工布局布線(xiàn)的方法,使整個(gè)版圖更加緊湊,提高了芯片面積利用率,優(yōu)化了電路性能。所有版圖均通過(guò)了設(shè)計(jì)規(guī)則檢查,版圖提取和版圖與電路圖一致性檢查

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論