圖像處理算法的快速驗(yàn)證平臺(tái).pdf

1、芯片開發(fā)一般都有很長(zhǎng)的開發(fā)周期，考慮到成本因素和生命周期的限制，要事先充分驗(yàn)證芯片的正確性。數(shù)字圖像處理的快速驗(yàn)證平臺(tái)是針對(duì)芯片開發(fā)的這種特點(diǎn)，利用FPGA快速實(shí)現(xiàn)的優(yōu)越性，對(duì)圖像處理領(lǐng)域的算法進(jìn)行驗(yàn)證。預(yù)知芯片的性能和風(fēng)險(xiǎn)。 該平臺(tái)分為軟件算法驗(yàn)證平臺(tái)和硬件FPGA算法驗(yàn)證平臺(tái)兩部分。軟件算法模塊是將圖像處理領(lǐng)域的算法用C/C++編寫成C MODEL，直接在PC上對(duì)FPGA平臺(tái)上采集來的數(shù)據(jù)進(jìn)行處理運(yùn)算，以驗(yàn)證算法的正確性和有

2、效性。硬件邏輯平臺(tái)包括FPGA硬件平臺(tái)和ASIC邏輯。FPGA硬件平臺(tái)主要是和顯示有關(guān)的外部設(shè)備搭建，將經(jīng)過算法平臺(tái)處理過的數(shù)據(jù)信息可以正確地顯示在輸出設(shè)備上ASIC邏輯包括視頻輸入系統(tǒng)、視頻顯示系統(tǒng)以及數(shù)模轉(zhuǎn)換設(shè)備。 圖像去噪是圖像處理領(lǐng)域的一個(gè)重要環(huán)節(jié)。本文在研究驗(yàn)證平臺(tái)搭建的同時(shí)，結(jié)合圖像去噪的具體算法，說明了圖像處理快速驗(yàn)證平臺(tái)的使用方法和驗(yàn)證過程。包括軟件平臺(tái)算法驗(yàn)證與效果比較，硬件平臺(tái)ASIC邏輯編寫，以及硬件平臺(tái)圖