基于FPGA的靜止圖像壓縮系統(tǒng)的研究——JPEG編碼器的設(shè)計(jì).pdf

1、基于FPGA的靜止圖像壓縮系統(tǒng)的研究-JPEG編碼器的設(shè)計(jì)電力電子與電力傳動(dòng)數(shù)字圖像在人們生活中的應(yīng)用越來(lái)越廣泛，由于原始圖像數(shù)據(jù)量比較大，因此數(shù)字圖像壓縮技術(shù)逐漸成為圖像應(yīng)用的一個(gè)核心環(huán)節(jié)。在數(shù)字圖像壓縮領(lǐng)域，國(guó)際標(biāo)準(zhǔn)化組織于1992年推出的JPEG標(biāo)準(zhǔn)應(yīng)用最為廣泛。 本文基于FPGA設(shè)計(jì)了JPEG圖像壓縮系統(tǒng)，通過(guò)改進(jìn)算法，優(yōu)化結(jié)構(gòu)，在合理的利用硬件資源的條件下，有效的挖掘出算法內(nèi)部的并行性。改進(jìn)了DCT變換算法，設(shè)計(jì)了并行

2、查找表結(jié)構(gòu)的乘法器，采用了流水線優(yōu)化算法來(lái)解決時(shí)間并行性問(wèn)題，提高了DCT模塊的運(yùn)算速度。依據(jù)Huffman編碼表的規(guī)律性，采用并行查找表結(jié)構(gòu)，用較少的存儲(chǔ)單元完成了Huffman編碼運(yùn)算，同時(shí)提高了編碼速度。整個(gè)設(shè)計(jì)通過(guò)EDA軟件進(jìn)行了邏輯綜合及功能與時(shí)序仿真。綜合和仿真結(jié)果表明，本文提出的算法在速度和資源利用方面均達(dá)到了較好的狀態(tài)，可滿足實(shí)時(shí)JPEG圖像壓縮的要求。 設(shè)計(jì)了一個(gè)硬件開(kāi)發(fā)平臺(tái)，對(duì)JPEG圖像壓縮系統(tǒng)進(jìn)行了驗(yàn)證。