實時處理系統(tǒng)中的可編程信號源設(shè)計.pdf_第1頁
已閱讀1頁，還剩55頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、本文主要討論了實時處理系統(tǒng)中兩種典型的可編程數(shù)字信號發(fā)生器的設(shè)計實現(xiàn)。在基于存儲器的信號產(chǎn)生電路設(shè)計中，采用了直接數(shù)字頻率合成技術(shù)(DDS)，DDS技術(shù)的基本原理特點在文中進行了詳細的闡述，介紹了一種低雜散DDS的設(shè)計方案及其在FPGA中的實現(xiàn)。在基于處理器的信號產(chǎn)生方法和相應(yīng)的電路中，主要討論DSP中數(shù)掘的產(chǎn)生算法并設(shè)計實現(xiàn)了DSP與外部設(shè)備的數(shù)據(jù)傳輸，重點是如何利用DSP的鏈路口來減少共享總線DSP系統(tǒng)的總線沖突。在數(shù)字信號源的硬件

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論